[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

包括说明书、附图和摘要的、2015年10月30日提交的日本专利申请No.2015-215001的公开的全部内容以引用方式并入本文中。

技术领域

本发明涉及一种制造半导体器件的方法。例如，本发明可用于制造具有双极晶体管的半导体器件。

背景技术

将用于电流放大的晶体管的每个具有放大因子(h_FE)，放大因子(h_FE)的值对应于晶体管的规格。作为抑制半导体器件的制造过程中由一个半导体晶圆形成的多个晶体管之间的放大因子h_FE特性变化的方法，已知的是在用于扩散引入半导体衬底中的杂质的热处理步骤中，使用立式炉替代卧式炉。

日本未审专利申请公开No.平成5(1993)-67739描述了半导体晶圆的表面的部分被掩模覆盖，并且一些晶体管的发射极区被进行结晶学上或冶金学上的改性，由此这些晶体管的每个的放大因子h_FE有所不同。

发明内容

可用一个半导体晶圆制作大量半导体芯片，各半导体芯片包括具有预定h_FE特性的晶体管。如果以这种方式制作的半导体芯片之中有少量半导体芯片是必需的，则也用该半导体晶圆制作的剩余半导体芯片不是必需的。

近来，随着半导体晶圆的直径增大，能用一个半导体晶圆制作的半导体芯片的数量增加。另外，加热技术的改进提高了用一个半导体晶圆制作的半导体芯片的晶体管之间的h_FE特性的一致性。因此，当期望制作均包括具有预定h_FE特性的晶体管的少量半导体芯片时，并且如果用一个半导体晶圆制造大量这种半导体芯片，则过量地供应不必要的半导体芯片，这增加了半导体器件的制造成本。

如日本未审专利申请公开No.平成5(1993)-67739中描述的将发射极区在结晶学或冶金学上改性的技术在技术上难以准确控制h_FE特性，因此难以制作具有所期望特性的晶体管。

将根据对本说明书的描述和附图，阐明其他问题和新颖特征。

本申请中公开的典型实施例被简要地总结如下。

作为一个实施例的制造半导体器件的方法是用一个半导体晶圆制作包括具有含不同面积的发射极区的晶体管的各种半导体芯片。

根据实施例，半导体器件的制造成本可降低。特别地，可防止用半导体晶圆制作不必要的芯片。

附图说明

图1是半导体器件的制造过程期间的作为一个实施例的半导体器件的平面图。

图2是制造过程期间的作为实施例的半导体器件的平面图。

图3包括制造过程期间的作为实施例的半导体器件的剖视图。

图4包括图3之后的制造过程期间的半导体器件的剖视图。

图5是图4之后的制造过程期间的半导体器件的平面图。

图6包括图4之后的制造过程期间的半导体器件的剖视图。

图7包括图5之后的制造过程期间的半导体器件的剖视图。

图8是图7之后的制造过程期间的半导体器件的平面图。

图9包括图7之后的制造过程期间的半导体器件的剖视图。

图10是作为实施例的半导体器件的制造过程中使用的立式炉的剖视图。

图11包括图9之后的制造过程期间的半导体器件的剖视图。

图12包括图11之后的制造过程期间的半导体器件的剖视图。

图13包括图12之后的制造过程期间的半导体器件的剖视图。

图14是图12之后的制造过程期间的半导体器件的平面图。

图15包括图13之后的制造过程期间的半导体器件的平面图。

图16是示出发射极区的大小和放大因子特性之间的关系的曲线图。

图17是半导体器件的制造过程期间的作为实施例的修改的半导体器件的平面图。

图18是半导体器件的制造过程期间的作为比较例的半导体器件的平面图。

图19是作为比较例的半导体器件的制造过程中使用的卧式炉的剖视图。

具体实施方式

下文中，将参照附图详细描述本发明的一个实施例。在用于说明以下实施例的所有附图中，用相同的标号指定具有相同功能的组件，并且省略重复描述。在以下实施例中，除了特别需要的情况外，原则上并不重复描述相同或类似的部分。