[发明专利]WPAN中二级部分并行输入右移累加的LDPC编码器

权利要求书

1.一种WPAN中基于二级流水线的QC-LDPC编码器，7/8码率QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c＝4，t＝32，b＝21，e＝t-c＝28，校验矩阵H可划分为2个子矩阵，H＝[C D]，C是由c×e个b×b阶循环矩阵构成，D是由c×c个b×b阶循环矩阵构成，Φ^T＝D^–1，其中，上标^Τ和^-1分别表示转置和逆，矩阵C对应信息向量a，矩阵D对应校验向量p，以b比特为一段，信息向量a被等分为e段，即a＝(a₁,a₂,…,a_e)，校验向量p被等分为c段，即p＝(p₁,p₂,…,p_c)，s^T＝Ca^T，p＝sΦ，向量s被等分为c段，即s＝(s₁,s₂,…,s_c)，其特征在于，所述编码器包括以下部件：

稀疏矩阵与向量的乘法器，由t个b比特寄存器R_1,1,R_1,2,…,R_1,t和c个多输入异或门X_1,1,X_1,2,…,X_1,c组成，用于计算向量s；

向量与高密度矩阵的乘法器，基于部分并行输入右移累加机制，由移位寄存器、生成多项式查找表、b位二进制乘法器、b位二进制加法器和累加器组成，用于计算校验向量p，移位寄存器对向量段s_j循环右移，生成多项式查找表L₁,L₂,…,L_c分别预存矩阵Φ第1,2,…,c块列中的所有循环矩阵生成多项式，生成多项式查找表L₁,L₂,…,L_c输出的生成多项式比特分别与移位寄存器的内容进行标量乘，这c个标量乘法分别通过b位二进制乘法器M₁,M₂,…,M_c完成，b位二进制乘法器M₁,M₂,…,M_c的乘积分别与累加器R₁,R₂,…,R_c的内容相加，这c个模2加法分别通过b位二进制加法器A₁,A₂,…,A_c完成，b位二进制加法器A₁,A₂,…,A_c的和分别存入累加器R₁,R₂,…,R_c，其中，1≤j≤c。

2.根据权利要求1所述的一种WPAN中基于二级流水线的QC-LDPC编码器，其特征在于，所述稀疏矩阵与向量的乘法器计算向量s的步骤如下：

第1步，输入信息段a₁,a₂,…,a_e，将它们分别存入寄存器R_1,1,R_1,2,…,R_1,e中；

第2步，寄存器R_1,1,R_1,2,…,R_1,e同时循环左移1次，异或门X_1,1,X_1,2,…,X_1,c分别将异或结果左移入寄存器R_1,e+1,R_1,e+2,…,R_1,t中；

第3步，重复第2步b-1次，完成后，寄存器R_1,e+1,R_1,e+2,…,R_1,t存储的内容分别是向量段s₁,s₂,…,s_c，它们构成了向量s。