[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：形成衬底和初始鳍部、隔离层；形成定位层；刻蚀所述定位层和所述初始鳍部形成沟槽；在所述沟槽内形成隔离结构；在所述隔离结构上形成保护层；露出所述隔离层；回刻所述隔离层；露出所述隔离结构；形成伪栅结构和栅极结构。本发明技术方案中，通过一次刻蚀和一次填充形成隔离结构，避免了多次刻蚀以隔离结构和台阶层之间的对准问题；而且回刻过程中位于所述隔离结构上的保护层保护所述隔离结构，避免了回刻工艺对所述隔离结构造成损伤，因此与通过两次刻蚀形成隔离结构和台阶层的技术方案相比，本发明技术方案扩大了工艺窗口，降低了工艺难度，有利于良率的提高。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构的形成方法。

背景技术

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多面栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层顶部表面低于鳍部顶部；位于隔离层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。

此外，为了提高芯片运行速度，提高晶体管的性能，现有技术通过在晶体管的源区、漏区引入应力层，以提高沟道内载流子的迁移率。由锗硅材料或碳硅材料的形成晶体管源区、漏区，能够在晶体管的沟道区域引入压应力或拉应力，从而改善晶体管的性能。所以现有技术中的所述鳍式场效应晶体管内的应力层位于栅极结构两侧的鳍部内。

然而，随着半导体器件尺寸的缩小，晶体管尺寸的缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。相邻鳍式场效应晶体管的应力层容易出现相连(merge)的现象，从而引起相邻鳍式场效应晶体管源区和漏区之间的桥接。为了防止相邻鳍式场效应晶体管源区和漏区之间的桥接，现有技术引入了单扩散隔断(Single diffusion break，SDB)结构。

但是现有技术中的单扩散隔断结构工艺程序复杂，难以保证所形成单扩散隔断结构的性能，从而影响所形成半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，以扩大工艺窗口，改善半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

形成衬底，所述衬底上具有多个分立的初始鳍部，相邻初始鳍部之间具有隔离层；在所述初始鳍部和所述隔离层上形成定位层；刻蚀所述定位层和所述初始鳍部，在所述初始鳍部和所述定位层内形成沟槽，所述沟槽将所述初始鳍部分为沿延伸方向排列的多个鳍部；在所述沟槽内形成隔离结构；在所述隔离结构上形成保护层；去除所述定位层，露出所述隔离层；回刻所述隔离层，露出所述鳍部侧壁的部分表面；去除所述保护层，露出所述隔离结构；形成位于所述隔离结构上的伪栅结构和位于所述鳍部上的栅极结构，所述栅极结构横跨所述鳍部且覆盖所述鳍部部分顶部和部分侧壁的表面。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案，在形成定位层后，通过刻蚀所述定位层和所述初始鳍部形成沟槽，并在沟槽内形成隔离结构；之后在所述隔离结构上形成保护层，并回刻所述隔离层以露出所述鳍部侧壁的部分表面。所以本发明技术方案中，通过一次刻蚀和一次填充形成隔离结构，避免了多次刻蚀而引起隔离结构和台阶层之间的对准问题；而且回刻过程中位于所述隔离结构上的保护层保护所述隔离结构，避免了回刻工艺对所述隔离结构造成损伤，因此与通过两次刻蚀形成隔离结构和台阶层的技术方案相比，本发明技术方案扩大了工艺窗口，降低了工艺难度，有利于良率的提高。

附图说明

图1至图5是一种半导体结构形成方法各个步骤对应的剖面结构示意图。

图6至图19是本发明半导体结构形成方法一实施例各个步骤的结构示意图；