[发明专利]半导体器件的制造方法

说明书

一种半导体器件的制造方法包括：在基板上形成隔离层和由隔离层限定的有源区；在基板上形成绝缘层；在绝缘层上形成多个柱掩模，所述多个柱掩模彼此间隔开第一间隔和小于第一间隔的第二间隔；在所述多个柱掩模上形成间隔物；通过部分地去除间隔物，在其中所述多个柱掩模互相间隔开第二间隔的区域中形成掩模桥；以及通过使用所述多个柱掩模和所述掩模桥蚀刻绝缘层，形成暴露有源区的接触孔。

技术领域

本发明构思涉及半导体器件以及其制造方法，更具体而言，涉及具有接触孔的半导体器件、该半导体器件的制造方法以及形成该接触孔的方法。

背景技术

随着半导体器件的集成度继续增加，对于半导体器件的组件的设计规则继续减小。具体地，栅极长度，其是包括许多晶体管的半导体器件的设计规则的标准，继续减小，并且用于电连接在不同高度的导电层的接触孔的尺寸继续减小。

发明内容

本发明构思的示例实施方式能够提供具有改善的可靠性的半导体器件以及其制造方法。

本发明构思的示例实施方式还能够提供半导体器件以及其制造方法，该半导体器件能够减小或防止位线接触缺陷从而允许改善的可靠性。

本发明构思的示例实施方式还能够提供形成接触孔的方法，其能够形成特定形状的接触孔。

然而，本发明构思的示例实施方式不限于此处阐述的那些。对于本发明构思所属的领域中的普通技术人员而言，通过参考以下给出的本发明构思的详细描述，本发明构思的以上和其它示例实施方式将变得更加明显。

本发明构思的示例实施方式提供一种半导体器件的制造方法，该制造方法包括：在基板上形成隔离层和由隔离层限定的有源区；在隔离层和有源区上形成绝缘层；在绝缘层上形成多个柱掩模，所述多个柱掩模互相间隔开第一间隔和小于第一间隔的第二间隔；在所述多个柱掩模上形成间隔物；通过部分地去除间隔物，在其中所述多个柱掩模互相间隔开第二间隔的区域中形成掩模桥；以及通过使用所述多个柱掩模和所述掩模桥蚀刻绝缘层，形成暴露有源区的接触孔。

在本发明构思的一些实施方式中，形成间隔物包含在所述多个柱掩模上共形地形成间隔物。

在本发明构思的一些实施方式中，形成间隔物包含形成在其中所述多个柱掩模彼此间隔开第二间隔的区域中将被合并的间隔物。

在本发明构思的一些实施方式中，形成掩模桥包含使用被合并的间隔物形成掩模桥。

在本发明构思的一些实施方式中，间隔物具有第一厚度并且第二间隔是第一厚度的2倍或更小倍。

在本发明构思的一些实施方式中，第一间隔是第二间隔的2至4倍大。

在本发明构思的一些实施方式中，所述多个柱掩模在第一方向上具有第一直径并且在垂直于第一方向的第二方向上具有小于第一直径的第二直径。

在本发明构思的一些实施方式中，第一直径是第二直径的1至1.3倍大。

在本发明构思的一些实施方式中，形成所述多个柱掩模包含形成彼此邻近的第一至第四柱掩模；以及形成第一至第四柱掩模包含在第一方向上形成第一和第二柱掩模以及在垂直于第一方向的第二方向上形成第三和第四柱掩模。

在本发明构思的一些实施方式中，第一间隔包括第一方向间隔和小于第一方向间隔的第二方向间隔，第一方向间隔在第一和第二柱掩模之间延伸，第二方向间隔在第三和第四柱掩模之间延伸。

在本发明构思的一些实施方式中，第一方向间隔是第二方向间隔的1.2至1.6倍大。

在本发明构思的一些实施方式中，所述多个柱掩模包括硅氧化物、硅氮化物、多晶硅或硬掩模上旋涂(SOH)材料的至少一种。

在本发明构思的一些实施方式中，该制造方法还包含在接触孔中形成位线接触以及在位线接触上形成位线。