[发明专利]存储器结构及其制造方法

说明书

一种存储器结构包括多个存储单元的一3D阵列、设置在3D阵列上的多条第一导线、设置在第一导线上的多条第二导线、设置在第二导线上的一上方金属板、和至少一搭接结构。第二导线和第一导线是在不同的方向上延伸。至少一搭接结构用于第一导线，并对应地设置在3D阵列的至少一虚拟区上。各个搭接结构包括一连接结构和一跳接线。连接结构连接第一导线。跳接线设置在连接结构上并耦接至连接结构，跳接线并且耦接至上方金属板。跳接线和第二导线是在相同的方向上延伸。

技术领域

本发明涉及存储器结构及其制造方法，特别涉及包括存储单元的三维(3D)阵列的存储器结构及其制造方法。

背景技术

半导体装置的导线具有低电阻是有利的。举例来说，在存储器装置中，共享源极线(common source line)的电阻较佳地是越低越好，以避免会导致存储单元的阈值电压变化的额外的IR压降。在包括存储单元的二维(2D)阵列的存储器结构中，这可借由增加各条共享源极线的宽度而轻易地达成。然而，在包括存储单元的3D阵列的存储器结构中，为了达成高密度的阵列，能够提供给各条共享源极线的空间是受限的。因此，在这样的存储器结构中，难以借由简单地调整几何尺寸来提供低电阻的导线。

发明内容

在本发明中，提供一种IR压降减少的存储器结构及其制造方法。

根据一些实施例，此种存储器结构包括多个存储单元的一3D阵列、多条第一导线、多条第二导线、一上方金属板、和至少一搭接结构(strapping structure)。3D阵列包括设置在其中的至少一虚拟区。第一导线设置在3D阵列上。第二导线设置在第一导线上。第二导线和第一导线是在不同的方向上延伸。上方金属板设置在第二导线上。至少一搭接结构用于第一导线，并对应地设置在3D阵列的至少一虚拟区上。该至少一搭接结构的每一个包括一连接结构和一跳接线。连接结构设置在虚拟区上。连接结构连接第一导线。跳接线设置在连接结构上并耦接至连接结构。跳接线耦接至上方金属板。跳接线和第二导线是在相同的方向上延伸。

根据一些实施例，此种制造方法包括下列步骤。首先，形成多个存储单元的一3D阵列。该3D阵列包括设置在其中的至少一虚拟区。形成多条第一导线在3D阵列上，并对应地形成用于第一导线的至少一搭接结构的至少一连接结构在3D阵列的至少一虚拟区上。形成多条第二导线在第一导线上，并形成该至少一搭接结构的至少一跳接线在至少一连接结构上。跳接线耦接至连接结构。第二导线和第一导线是在不同的方向上延伸，跳接线和第二导线是在相同的方向上延伸。形成一上方金属板在第二导线和跳接线上。跳接线耦接至上方金属板。

为了对本发明上述及其他方面有更佳的了解，下文特列举较佳实施例，并配合所附附图，详细说明如下：

附图说明

图1A～1B至图5A～5C绘示根据实施例的存储器结构的细节。

图6是根据实施例的存储器结构的制造方法的流程图。

图7A～7B至图10A～10B绘示用于制造根据实施例的存储器结构的跳接线和第二导线的例示性工艺。

图11A～11C绘示对照用的存储器结构和根据实施例的存储器结构的搭接结构的例示性配置。

【附图标记说明】

100：3D阵列

102：叠层

104、104(B)、104(T)：导电条带

106：绝缘条带

108：记忆层

110：通道层

112：介电材料

114：气隙

116、116’、116”：虚拟区