[发明专利]一种保持电压的产生电路及电子设备

说明书

一种保持电压的产生电路及电子设备，产生电路包括：驱动模块，用于产生驱动电流；第一保持电压生成模块，用于产生第一保持电压，所述第一保持电压等于耗电模块中的NMOS管的阈值电压；第二保持电压生成模块，用于产生第二保持电压，所述第二保持电压等于所述耗电模块中的PMOS管的阈值电压；保持电压选择模块，接收所述驱动电流并与所述第一保持电压生成模块以及所述第二保持电压生成模块耦接，所述保持电压选择模块用于从所述第一保持电压与所述第二保持电压中选择电压值较高的一个，以作为所述保持电压，所述保持电压用于向所述耗电模块供电。通过本发明的技术方案，能够有效降低电子设备运行时的动态功耗，进一步缩小电子设备的尺寸。

技术领域

本发明涉及集成电路领域，具体地涉及一种保持电压的产生电路及电子设备。

背景技术

随着智能可穿戴设备技术的蓬勃发展，越来越多的可穿戴设备开始渗透到人们日常生活的方方面面，例如，智能手表、健康腕带等。而对于可穿戴设备的发展而言，尺寸和功耗是衡量一款可穿戴设备能否获得用户青睐的两个关键因素，而对于存在激烈竞争的市场环境而言，一款可穿戴设备能否获得用户青睐又是这款产品能否在市场立足的重中之重，因而，商家们不约而同地将尺寸和功耗作为开发一款可穿戴设备的重点考虑因素。

正是考虑到尺寸与功耗的问题，作为可穿戴设备上重要的存储器件，静态随机存取存储器(SRAM)也需要满足高性能低功耗小尺寸的设计要求。而时下最热门的一种降低SRAM功耗的方法，就是通过保持(retention)模式来降低SRAM的供电电压，使得在该供电电压下SRAM中存储单元仅能够保存数据，这个供电电压被称为数据保持电压(DataRetention Voltage，简称DRV)。

现有低功耗SRAM设计中，保持模式主要是通过双电源电压结构来实现的。当电路处于工作状态时，电源电压维持不变，SRAM正常工作，不会引起性能损失；当电路处于空闲状态时，通过降低电源电压可以有效降低亚阈值漏电流、栅漏电流以及结漏电流，但是，这种结构在使用时容易导致噪声容限的降低，从而影响SRAM存储数据的稳定性。另一方面，降低的电源电压需要额外的外围电路来供应，导致芯片面积无法进一步缩小；而且，当电压在两种状态间切换时会引起额外的时间和动态功耗。

在现阶段，大多数情况下，需要在SRAM外围外接双电源电压结构来产生保持电压，以降低芯片的功耗。但是，这样的电路设计一方面无法有效缩小芯片面积，另一方面，外接的双电源电压结构在进行电压切换时，容易引起额外的时间和动态功耗，无法更加有效的实现SRAM的低功耗运行状态。

发明内容

本发明解决的技术问题是现有电子设备中的SRAM在外接双电源电压结构来产生保持电压时，容易引起额外的时间和动态功耗，无法在有效缩小芯片面积的同时实现SRAM的低功耗运行状态的问题。

为解决上述技术问题，本发明实施例提供一种保持电压的产生电路，包括：驱动模块，用于产生驱动电流；第一保持电压生成模块，用于产生第一保持电压，所述第一保持电压等于耗电模块中的NMOS管的阈值电压；第二保持电压生成模块，用于产生第二保持电压，所述第二保持电压等于所述耗电模块中的PMOS管的阈值电压；保持电压选择模块，接收所述驱动电流并与所述第一保持电压生成模块以及所述第二保持电压生成模块耦接，所述保持电压选择模块用于从所述第一保持电压与所述第二保持电压中选择电压值较高的一个，以作为所述保持电压，所述保持电压用于向所述耗电模块供电。

可选的，所述第一保持电压生成模块包括：第一NMOS管，所述第一NMOS管的漏极与栅极相连并与所述保持电压选择模块耦接，所述第一NMOS管的源极接地。

可选的，所述第一NMOS管与所述耗电模块中的NMOS管的结构相同。

可选的，所述第二保持电压生成模块包括：第一PMOS管，所述第一PMOS管的漏极与栅极相连并接地，所述第一PMOS管的源极与所述保持电压选择模块耦接。