[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述形成方法包括：提供衬底，所述衬底内具有多个隔离结构；形成位于相邻隔离结构之间衬底上的栅极结构；在所述栅极结构两侧的衬底内形成应力层；在所述应力层上形成帽层，形成帽层的工艺包括旋涂工艺。本发明技术方案，在形成应力层后，在所述应力层上形成帽层，形成所述帽层的工艺包括旋涂工艺。由于所述帽层是通过旋涂工艺形成的，所以所形成帽层的形貌不会随着所述应力层形貌的变化而变化，而且栅极结构之间的多个帽层具有齐平的表面，所以所形成的帽层能够较好实现对所述应力层形貌的修复，从而有利于提高所形成帽层的表面形貌，有利于改善所形成半导体结构的电学性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

晶体管作为最基本的半导体器件目前正被广泛应用。随着集成电路中元器件密度和集成度的提高，晶体管的尺寸越来越小。随着晶体管尺寸的缩小，晶体管沟道长度、栅极长度也随之缩短。晶体管沟道长度的缩短使缓变沟道的近似不再成立，引起短沟道效应，进而产生漏电流，影响半导体器件的性能。通过对晶体管沟道区引入应力，能够提高沟道内载流子的迁移率，进而提高晶体管的驱动电流，从而抑制晶体管的漏电流。

对晶体管沟道区引入应力的方法为，在晶体管内形成应力层，用于向PMOS晶体管的沟道区提供压应力、向NMOS晶体管的沟道区引入拉应力，以提高晶体管沟道区内载流子的迁移率，进而改善晶体管的性能。具体的，应力层通常由锗硅材料或碳硅材料形成，通过应力层与硅晶体之间的晶格失配而形成压应力或拉应力。

但是现有技术所形成的具有应力层的半导体结构往往存在电学性能欠佳的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以提高所形成半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供衬底，所述衬底内具有多个隔离结构；形成位于相邻隔离结构之间衬底上的栅极结构；在所述栅极结构两侧的衬底内形成应力层；在所述应力层上形成帽层，形成帽层的工艺包括旋涂工艺。

可选的，在所述应力层上形成帽层的步骤包括：通过旋涂工艺在所述应力层上形成前驱层；对所述前驱层进行固化处理，形成所述帽层。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述前驱层为聚硅烷层。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述前驱层的材料包括聚乙硅烷和环戊硅烷中的一种或两种。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述前驱层还包括溶剂，所述溶剂为碳氢化合物，所述碳氢化合物中碳的原子数大于4。

可选的，通过旋涂工艺在所述应力层上形成前驱层的步骤中，所述碳氢化合物为C₅H₁₂。

可选的，形成所述前驱层之后，固化处理之前，所述形成方法还包括：通过回刻的方式去除部分厚度的所述前驱层。

可选的，回刻所述前驱层的步骤包括：通过干法刻蚀的方式回刻所述前驱层。

可选的，对所述前驱层进行固化处理的步骤包括：对所述前驱层进行烘焙处理；对经烘焙处理的前驱层进行退火处理，以形成所述帽层。

可选的，对所述前驱层进行烘焙处理的步骤中，所述烘焙处理的温度在150℃到350℃范围内，所述烘焙处理的时间在5分钟到15分钟范围内。

可选的，对经烘焙处理的前驱层进行退火处理的步骤中，所述退火处理的温度在350℃到800℃范围内，所述退火处理的时间在2分钟到8分钟范围内。