[发明专利]用于减薄衬底的方法

说明书

各种实施例涉及用于减薄衬底的方法。根据各种实施例，一种方法可以包括：提供具有第一侧和与第一侧相对的第二侧的衬底；通过处理衬底的第一侧而在衬底中或上方中的至少一项形成掩埋层；将衬底从衬底的第二侧减薄，其中掩埋层包括与衬底相比对减薄具有较大抵抗性的固态化合物，并且其中减薄在掩埋层处停止。

技术领域

各种实施例总体上涉及用于衬底减薄的方法。

背景技术

通常，使用半导体技术在衬底(也称为晶片或载体)上或者在衬底中处理半导体材料，例如以制造集成电路(也称为芯片)。在处理半导体材料期间，可以应用某些处理步骤，诸如减薄衬底或者在衬底上方形成一个或多个层。

减薄衬底可以包括从衬底的背面去除材料。经减薄的衬底的剩余厚度是其中影响对于电气短路的鲁棒性的关键参数，例如在绝缘栅双极型晶体管(IGBT)中由于发射极与场停止区之间的所得到的距离。因此，用于减薄的精确调节是用于控制容易被处理的芯片的性能和可靠性的关键参数。

在半导体材料的进一步处理中，某些杂质原子可以扩散到衬底外部，例如氮和氧。由于杂质原子的存在和浓度影响衬底的某些有源区域、例如IGBT的漂移区的电气性质，所以这可能损害容易被处理的芯片的性能。例如，减少的氧可能导致热施主，并且减少的氮可能减少漂移区的掺杂或者场停止区的掺杂。

传统上，为了减薄衬底(减薄过程)，使用研磨结合蚀刻，或者如果需要对于晶片厚度的更准确的控制，则使用电化学蚀刻。电化学蚀刻关于空间电荷区域的边界是自调节的。这样的传统的处理在其精确性方面非常敏感。例如，掺杂水平影响空间电荷区域的范围使得自调节不能足够精确。因此，传统的方法需要极大的努力以实现精确的自调节效果。

发明内容

根据各种实施例，一种方法可以包括：提供具有第一侧和与第一侧相对的第二侧的衬底；通过处理衬底的第一侧而在衬底中或上方中的至少一项形成掩埋层；从衬底的第二侧减薄衬底，其中掩埋层包括与衬底相比对减薄具有较大抵抗性的固态化合物，并且其中减薄在掩埋层处停止。

附图说明

在附图中，相似的附图标记通常遍及不同的视图指代相同的部分。附图不一定按比例，重点相反通常在于说明本发明的原理。在以下描述中，参考以下附图来描述本发明的各种实施例，在附图中：

图1A到图1C分别示出根据各种实施例的方法；

图2A到图2C分别示出根据各种实施例的方法；

图3A到图3C分别示出根据各种实施例的方法；

图4A到图4C分别示出根据各种实施例的方法；

图5A到图5C分别示出根据各种实施例的方法；

图6A到图6C分别示出根据各种实施例的方法；

图7A到图7C分别示出根据各种实施例的方法；

图8A到图8C分别示出根据各种实施例的方法；

图9A到图9C分别示出根据各种实施例的方法；

图10A到图10C分别示出根据各种实施例的方法；以及

图11A到图11C分别示出根据各种实施例的方法。

具体实施方式

以下详细描述参考附图，附图作为说明示出了能够实践本发明的具体细节和实施例。

词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例或设计不一定要被理解为比其他实施例或设计优选或有利。