[发明专利]半导体存储器件及其操作方法

说明书

提供了一种半导体存储器件及其操作方法。一种半导体存储器件包括：存储单元阵列，包括多个存储块；外围电路，用于对多个存储块之中的选中存储块执行编程操作；以及控制逻辑，用于控制外围电路来执行编程操作。控制逻辑在编程操作期间控制外围电路来执行验证操作，然后施加预漏极选择线电压给选中存储块和未选中存储块的漏极选择线。

相关申请的交叉引用

本申请要求2016年5月17日提交的申请号为10-2016-0060329的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

本公开的一个方面总体而言涉及一种电子器件，更具体地，涉及一种半导体存储器件及其操作方法。

背景技术

一般来说，半导体存储器件分为易失性存储器件和非易失性存储器件。

相比于易失性存储器件，非易失性存储器件以较低的速度执行读取/写入操作，然而，与易失性存储器件不同的是，非易失性存储器件即使在电源被切断时仍保持储存的数据。因此，非易失性存储器件通常用于储存无论电源的状态如何都需要被保持的数据。非易失性存储器件的示例为只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。快闪存储器得到广泛使用，且可以分为NOR快闪存储器和NAND快闪存储器。

快闪存储器具有RAM的自由编程和擦除数据的优点以及ROM的即使当电源被切断仍保持储存的数据的优点。快闪存储器被广泛用作便携式电子设备(诸如数字相机、个人数字助理(PDA)和MP3播放器)的储存媒介。

快闪存储器可以是具有水平地形成在半导体衬底上的单元串的二维半导体器件或是具有垂直地形成在半导体衬底上的单元串的三维半导体器件。

三维半导体器件被设计用来通过采用垂直地形成在半导体衬底上的多个存储串来克服二维半导体器件的集成度的限制。存储串包括漏极选择晶体管、多个存储单元以及源极选择晶体管，他们全部串联耦接在位线与源极线之间。

发明内容

本发明的实施例提供一种半导体存储器件及其操作方法，其可以防止在半导体存储器件的编程操作中在未选中存储串中出现的编程干扰现象。

根据本公开的一个方面，提供了一种半导体存储器件，其包括：存储单元阵列，包括多个存储块；外围电路，被配置成对多个存储块之中的选中存储块执行编程操作；以及控制逻辑，被配置成控制外围电路来执行编程操作，其中，控制逻辑在编程操作期间控制外围电路来执行验证操作，然后施加预漏极选择线电压给选中存储块和未选中存储块的漏极选择线。

根据本公开的一个方面，提供了一种操作半导体存储器件的方法，所述方法包括：施加编程电压给存储单元阵列中所包括的多个存储块之中的选中存储块的字线；通过施加验证电压给多个存储块来执行验证操作；以及在验证电压被放电之后，施加预漏极选择线电压给选中存储块和未选中存储块的漏极选择线。

根据本发明的一个方面，提供了一种操作半导体存储器件的方法，所述方法包括：施加编程电压给多个存储块之中的选中存储块的字线；通过施加验证电压给存储单元阵列中所包括的多个存储块来执行验证操作；以及验证操作一完成，就施加预漏极选择线电压给选中存储块和未选中存储块的漏极选择线，从而将选中存储块和未选中存储块中所包括的存储串的沟道的电势水平初始化。

附图说明

现在将在下文中参照附图来更充分地描述示例性实施例，在附图中：

图1是图示根据本发明的一个实施例的半导体存储器件的框图。

图2是图示图1的存储单元阵列的示例的示图。

图3是图示图1的存储块的电路图。