[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明实施例涉及半导体集成电路，且更具体地涉及具有全环栅极结构的半导体器件及其制造工艺。

背景技术

随着半导体产业已步入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战已经引起了诸如包括鳍FET(FinFET)和全环栅极(GAA)FET的多栅极场效应晶体管(FET)的三维设计的发展。在FinFET中，栅电极与沟道区的三个侧面相邻，并且栅极介电层插入在栅电极与沟道区之间。由于栅极结构在三个表面上围绕(包裹)鳍，晶体管本质上具有控制电流通过鳍或沟道区的三个栅极。不幸的是，第四侧，沟道的底部远离栅电极并且因此不在接近栅极控制之下。相反，在GAA FET，栅电极围绕沟道区的所有侧面，这允许在沟道区中更充分地耗尽并且由于急剧的亚阈值电流摆动(SS)和更小的漏致势垒降低(DIBL)导致了更少的短沟道效应。

随着晶体管的尺寸不断按比例缩小到亚20nm-25nm技术节点，需要进一步提高GAA FET。

发明内容

根据本发明的一些实施例，提供了一种半导体器件，包括：至少一个纳米线结构，设置在半导体衬底上并且在所述半导体衬底上以第一方向延伸，其中，每个所述纳米线结构包括沿着所述第一方向延伸并且在第二方向上布置的多个纳米线，所述第二方向垂直于所述第一方向，其中，每个所述纳米线与直接相邻的纳米线间隔开；栅极结构，位于所述纳米线结构的第一区域上方以第三方向延伸，所述第三方向垂直于所述第一方向和所述第二方向，并且所述栅极结构包括栅电极；源极/漏极区，设置在所述纳米线结构的第二区域上方，所述纳米线结构的第二区域位于所述栅极结构的相对两侧上，其中，所述栅电极包裹环绕每个所述纳米线，以及当在沿着所述第三方向截取的截面图中观察时，所述纳米线结构中的每个所述纳米线的形状不同于所述纳米线结构中的其他纳米线的形状，并且所述纳米线结构中的每个所述纳米线具有与所述纳米线结构中的其他所述纳米线相同的截面面积。

根据本发明的另一些实施例，还提供了一种半导体器件，包括：至少一个纳米线结构，设置在半导体衬底上并且在所述半导体衬底上以第一方向延伸，其中，每个所述纳米线结构包括沿着所述第一方向延伸并且在第二方向上布置的多个纳米线，所述第二方向垂直于所述第一方向，其中，每个所述纳米线与其他相邻的纳米线间隔开；栅极结构，在所述纳米线结构的第一区域上方以第三方向延伸，所述第三方向垂直于所述第一方向和所述第二方向，并且所述栅极结构包括栅电极；源极/漏极区，设置在所述纳米线结构的第二区域上方，所述纳米线结构的第二区域位于所述栅极结构的相对两侧上，其中，所述栅电极包裹环绕每个所述纳米线，以及当在沿着所述第二方向截取的截面图中观察时，比相邻的第二纳米线离衬底更远的第一纳米线具有比所述第二纳米线更长的在所述第三方向上延伸的长度，并且所述第一纳米线具有比所述第二纳米线更短的在所述第二方向上延伸的宽度。

根据本发明的又一些实施例，还提供了一种制造半导体器件的方法，包括：在衬底上方形成在第二方向上交替堆叠的第一半导体层和第二半导体层的堆叠结构；将所述堆叠结构图案化成沿着第一方向延伸的鳍结构，所述第一方向垂直于所述第二方向；去除位于相邻的第二半导体层之间的所述第一半导体层的部分以形成纳米线结构；在所述纳米线结构的第一部分上方形成在第三方向上延伸的栅极结构，从而使得所述栅极结构包裹环绕所述第二半导体层，所述第三方向垂直于所述第一方向和所述第二方向；在所述纳米线结构的第二部分上方形成源极/漏极区，所述纳米线结构的第二部分位于所述纳米线结构的相对两侧上，从而使得所述源极/漏极区包裹环绕所述第二半导体层，其中，离所述衬底最远的第二半导体层在所述第二方向上延伸的厚度大于所述纳米线结构中的其他第二半导体层在所述第二方向上延伸的厚度，并且离所述衬底最近的第二半导体层在所述第二方向上延伸的厚度小于所述纳米线结构中的其他第二半导体层在所述第二方向上延伸的厚度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是根据本发明的GAA FET器件的实施例的平面图。

图2至图17示出根据本发明的实施例的用于制造GAA FET器件的示例性顺序工艺。

图18示出根据本发明的另一实施例的GAA FET器件的示例性结构。

图19至图22示出根据本发明的另一实施例的用于制造GAA FET器件的示例性顺序工艺。