[发明专利]包括子共源极的非易失性存储器装置

说明书

本发明提供一种非易失性存储器装置，其包括：存储块，其包括多个单元串，多个单元串的每个包括与堆叠在衬底上方的字线电联接的存储器单元；多个子共源极，其电联接到单元串的一端；以及多个位线，其电联接到单元串的另一端，其中存储块包括分别对应于子共源极的子块，并且单元串中电联接到相同位线的单元串被包括在相同的子块中。

相关申请的交叉引用

本申请要求于2016年5月10日向韩国知识产权局(KIPO)提交的申请号为10-2016-0056849的韩国专利申请以及于2016年7月20日向 KIPO提交的申请号为10-2016-0091742的韩国专利申请的优先权，其全部公开内容通过引用并入本文。

技术领域

各种实施例总体涉及一种半导体非易失性存储器装置。

背景技术

半导体存储器装置是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs) 和磷化铟(InP)的半导体实现的存储器装置，并且通常可以分类为易失性存储器装置或非易失性存储器装置。

易失性存储器装置是当电源关闭时存储在其中的数据丢失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。即使当装置的电源关闭时，非易失性存储器装置也保留存储在其中的数据。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、FLASH存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM) 和铁电RAM(FRAM)。

近来，为了提高半导体存储器装置的集成度，正在积极研究具有三维结构的半导体存储器装置。

发明内容

在实施例中，非易失性存储器装置可以包括：存储块，其包括多个单元串，多个单元串的每个包括与堆叠在衬底上方的字线电联接的存储器单元；多个子共源极，其电联接到单元串的每个的一个端子；以及多个位线，其电联接到单元串的每个的另一端子，其中存储块包括分别对应于子共源极的子块，以及单元串中电联接到相同位线的单元串被包括在同一子块中。

在实施例中，非易失性存储器装置可以包括：存储块，其电联接到堆叠在衬底上方的字线；第一子共源极和第二子共源极，其在字线的方向上布置；以及多个第一位线和多个第二位线，其中，多个第一位线在存储块上方形成并对应于第一子共源极，多个第二位线在存储块上方形成并对应于第二子共源极，存储块包括：第一子块，其包括在第一位线和第一子共源极之间电联接的多个第一单元串；以及第二子块，其包括在第二位线和第二子共源极之间电联接的多个第二单元串。

在实施例中，非易失性存储器装置可以包括：位线，其包括奇数位线和偶数位线；存储块，其设置在位线下方；以及第一子共源极和第二子共源极，其设置在存储块下方并且在位线的方向上布置，存储块包括：第一子块，其包括在奇数位线和第一子共源极之间电联接的多个第一单元串；以及第二子块，其包括在偶数位线和第二子共源极之间电联接的多个第二单元串。

附图说明

从下文参照以下附图对本发明的实施例的详细描述中，本发明的这些和其它特征将变得显而易见，其中，

图1是示出根据本发明的实施例的非易失性存储器装置的框图；

图2是示出根据本发明的实施例的包括在图1所示的非易失性存储器装置中的存储器单元阵列的三维配置的图；

图3是示出根据本发明的实施例的包括在图2所示的存储器单元阵列中的存储块的三维配置的电路图；

图4是根据本发明的实施例的包括在图2所示的存储器单元阵列中的存储块的俯视图；

图5是示出根据本发明的实施例的包括在图2所示的存储器单元阵列中的存储块的结构的立体图；