[发明专利]3DIC结构及其形成方法

说明书

技术领域

本发明实施例涉及半导体技术领域，特别涉及半导体技术领域中的3DIC结构。

背景技术

半导体工业因多种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进已经历迅速发展。在极大程度上，集成密度的此改进是来自最小构件大小的反复减小(例如，朝向低于20nm节点而缩小半导体工艺节点)，此允许将较多组件集成到给定区中。随着近期对小型化、更高速度及更大带宽以及更低电力消耗及延时的需求的增长，已产生对半导体裸片的较小且较具创造性封装技术的需要。

随着半导体技术进一步发展，经堆叠半导体装置(例如，3D集成电路(3DIC))已作为用以进一步减小半导体装置的物理大小的有效替代方案应运而生。在经堆叠半导体装置中，在不同半导体晶片上制作有源电路，例如逻辑电路、存储器电路、处理器电路等等。两个或两个以上半导体晶片可彼此上下地安装以进一步减小半导体装置的尺寸架构。

两个半导体晶片可经由适合接合技术而接合在一起。常用接合技术包含直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃介质接合、粘合剂接合、热压缩接合、反应性接合等等。在经堆叠半导体晶片之间可提供电连接。经堆叠半导体装置可伴随以较小尺寸架构而提供较高密度且允许经增加性能及较低电力消耗。

发明内容

本发明的一实施例为提供一种结构，其包括：

第一电介质层，其上覆在第一衬底上；

第一连接垫，其放置在第一电介质层的顶部表面中且接触放置在第一电介质层中的第一导体，导体的主要表面在平行于第一电介质层的顶部表面的方向上延伸；

第一虚拟垫，其放置在第一电介质层的顶部表面中，第一虚拟垫接触第一导体；

第二电介质层，其上覆在第二衬底上；及

第二连接垫及第二虚拟垫，其放置在第二电介质层的顶部表面中，第二连接垫接合到第一连接垫，且第一虚拟垫以与第二虚拟垫偏离的方式定位，使得第一虚拟垫与第二虚拟垫彼此不接触。

附图说明

当随着附图一起阅读时，依据以下详细说明最佳地理解本发明实施例的方面。注意，根据产业的标准惯例，各种构件未按比例绘制。事实上，为论述的清晰起见，可任意地增加或减小各种构件的尺寸。

图1描绘根据一些示范性实施例的在两个经接合晶片或裸片之间形成互连结构的中间阶段的横截面图；

图2描绘根据一些示范性实施例的在两个经接合晶片或裸片之间形成互连结构的中间阶段的横截面图；

图3描绘根据一些示范性实施例的两个经接合晶片或裸片之间的互连结构的横截面图；

图4描绘根据一些示范性实施例的两个晶片的顶部表面的平面图；且

图5描绘根据一些示范性实施例的两个晶片的顶部表面的平面图。

具体实施方式

以下揭示内容提供用于实施本揭示的不同构件的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭示。当然，这些特定实例仅是实例且并非打算为限制性的。举例来说，以下说明中的在第二构件上方或第二构件上形成第一构件可包含其中第一构件及第二构件以直接接触方式形成的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件与第二构件可不直接接触的实施例。另外，本揭示可在各种实例中重复参考编号及/或字母。此重复是出于简化及清晰目的且本质上并不指定所论述的各种实施例及/或配置之间的关系。

此外，为便于说明，本文中可使用空间相对术语(例如，“下面”、“下方”、“下部”、“上方”、“上部”等等)来描述一个元件或构件与另一(其它)元件或构件的关系，如各图中所图解说明。除各图中所描绘的定向之外，所述空间相对术语还打算囊括装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90°或处于其它定向)，且同样可据此解释本文中所使用的空间相对描述符。

图1到3图解说明根据一些实施例的在两个经接合晶片或裸片之间形成互连结构的各种中间步骤。首先参考图1，展示根据各种实施例的在进行接合工艺之前的第一晶片100及第二晶片200。在一些实施例中，第二晶片200与第一晶片100具有类似构件，且出于以下论述的目的，第二晶片200的具有“2xx”形式的参考编号的构件类似于第一晶片100的具有“1xx”形式的参考编号的构件，所述“xx”对于第一晶片100及第二晶片200为相同编号。第一晶片100及第二晶片200的各种元件将分别称为“第一<元件>1xx”及“第二<元件>2xx”。