[发明专利]半导体器件及其制造方法

说明书

半导体器件包括半导体衬底、多个半导体鳍、栅极堆叠件和外延结构。半导体鳍存在于半导体衬底上。半导体鳍分别包括位于其中的凹槽。栅极堆叠件存在于邻近凹槽的半导体鳍的部分上。外延结构横跨半导体鳍的凹槽而存在。外延结构包括多个角和存在于角之间的至少一个槽，以及槽具有大于至少一个角的曲率半径的曲率半径。本发明实施例涉及半导体器件及其制造方法。

技术领域

本发明实施例涉及半导体器件及其制造方法。

背景技术

为了实现提高晶体管性能以及减小其尺寸，晶体管已经发展为：沟道和源极/漏极区位于从衬底形成的鳍中。这种非平面器件是多重栅极FinFET。多重栅极FinFET可以具有栅电极，栅电极横跨一个鳍式硅主体以形成沟道区域。可以邻近沟道区形成外延源极/漏极区在增加沟道区的载子迁移率。

发明内容

根据本发明的一个实施例，提供了一种半导体器件，包括：半导体衬底；多个半导体鳍，存在于所述半导体衬底上，所述半导体鳍分别包括位于所述半导体鳍中的凹槽；至少一个栅极堆叠件，存在于所述半导体鳍的邻近所述凹槽的部分上；以及至少一个外延结构，横跨所述半导体鳍的所述凹槽存在，其中，所述外延结构包括多个角和存在于所述角之间的至少一个槽，以及所述槽具有比所述角的至少一个角的曲率半径大的曲率半径。

根据本发明的另一实施例，还提供了一种半导体器件，包括：半导体衬底；多个半导体鳍，存在于所述半导体衬底上，所述半导体鳍分别包括位于所述半导体鳍中的凹槽；至少一个栅极堆叠件，存在于所述半导体鳍的邻近所述凹槽的部分上；以及至少一个外延结构，横跨所述半导体鳍的所述凹槽存在，其中，所述外延结构包括位于所述外延结构中的至少一个槽，并且所述外延结构的所述槽具有大于0.5nm的曲率半径。

根据本发明的又一实施例，还提供了一种形成半导体器件的方法，包括：在半导体衬底上形成多个半导体鳍；去除所述半导体鳍的部分以形成凹槽；在所述半导体鳍的邻近所述凹槽的另一部分上形成栅极堆叠件；在所述凹槽内形成外延结构至少直到所述外延结构合并，以及在合并的所述外延结构中形成槽；以及使所述槽成形使得成形的所述槽具有比成形前的所述槽的曲率半径大的曲率半径。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1至图13示出了根据本发明的一些实施例的形成半导体器件的方法的不同步骤。

具体实施方式

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不旨在限定本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

此外，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。