[发明专利]应用于测试的裸芯片结构及其制造方法

说明书

本发明公开一种应用于测试的裸芯片结构及其制造方法。该结构100包括：主PCB板101、副PCB板102、裸芯片103、焊盘104/106、键合丝105/107、垫片110、金属排针111、保护罩112及电气绝缘油114；垫片110粘结主PCB板101上且裸芯片103粘结垫片110上；焊盘104环绕于裸芯片103四周并设置于主PCB板101上且通过键合丝105与裸芯片103的金属PAD连接；副PCB板102位于焊盘104外围并粘结主PCB板101上且通过金属插针111与主PCB板101实现电气连接；焊盘106设置于副PCB板102上且通过键合丝107与裸芯片103的金属PAD连接；保护罩112粘结于主PCB板101上并在其内部注入电气绝缘油114。本发明中，结构呈高低高阶梯状，提高了单位面积上键合丝的密度，能够保证裸芯片粘结时金属PAD免受污染，避免裸芯片和键合丝在空气中氧化。

技术领域

本发明涉及半导体集成电路测试技术领域，涉及一种裸芯片与印制电路板连接和保护结构及其制造方法。

背景技术

芯片流片完成后，一般要将裸片封装于塑料材料或陶瓷材料中，对其提供环境保护，然后才能进行各种功能测试。封装周期占用了宝贵的测试时间，减缓产品的市场化步伐，因此对裸芯片进行测试成为国际上研究的热点。

晶圆级测试可通过晶圆探针及专用测试台对裸芯片进行测试，但只能够完成较为简单的测试任务，在芯片实际功能的测试方面有较多的局限性；国外一些公司推出KGD(Known Good Die)裸芯片产品，采用专用的夹具对裸芯片进行测试，夹具的特殊定制及开发周期仍不能满足芯片测试的时效性要求；目前，较为常用的是把裸芯片固定在PCB板上，使用键合机将芯片引脚和PCB板焊盘进行连接，再用专用胶水对整个结构进行覆盖保护，即可在实验室环境中对芯片进行全面的功能测试。但胶水一旦固化便很难从裸芯上去除，可维修性不佳，且胶水覆盖裸芯片的过程中可能会造成键合丝间的接触连接，可靠性较差。随着芯片复杂度的越来越高，功能管脚数量数以百计，需在PCB板上加工同样数量的一圈绑定焊盘作为键合点，由于键合丝长度要求，金属绑定焊盘面积和间距受到限制，键合时极易造成键合丝间的碰触连接，对PCB板加工精度及键合操作人员技术水平要求较高，在普通实验室条件下实现多管脚裸芯片和PCB板间的有效连接难度较大；且裸芯片面积越大，在PCB板上进行粘结时所需的导电胶越多，裸芯片按压在PCB板上时，会造成导电胶在裸芯片侧边的外溢，极易黏附在裸芯片金属PAD上，在金属PAD间形成短路，造成裸芯片报废。

发明内容

为了解决上述的技术问题，本发明提供了一种应用于测试的裸芯片结构及其制造方法。

本发明一实施例提供了一种应用于测试的裸芯片结构100，包括：主PCB板101、副PCB板102、裸芯片103、第一焊盘104、第一键合丝105、第二焊盘106、第二键合丝107、垫片110、金属排针111、保护罩112及电气绝缘油114；其中，

所述垫片110粘结于所述主PCB板101上且所述裸芯片103粘结于所述垫片110上；所述第一焊盘104环绕于所述裸芯片103四周并设置于所述主PCB板101上且通过所述第一键合丝105与所述裸芯片103的金属PAD连接；所述副PCB板102位于所述第一焊盘104外围并粘结于所述主PCB板101上且通过所述金属插针111与所述主PCB板101实现电气连接；所述第二焊盘106设置于所述副PCB板102上且通过所述第二键合丝107与所述裸芯片103的金属PAD连接；所述保护罩112粘结于所述主PCB板101上且将所述副PCB板102、所述裸芯片103、所述第一焊盘104、所述第一键合丝105、所述第二焊盘106、所述第二键合丝107及所述垫片110封装于其内部，并在其内部注入所述电气绝缘油114。

在本发明的一个实施例中，所述主PCB板101设置有第一通孔108，所述副PCB板102对应设置有第二通孔109，所述金属插针111插入对应设置的所述第一通孔108及所述第二通孔109以实现所述主PCB板101和所述副PCB板102的电气连接。