[发明专利]静电放电(ESD)箝位接通时间控制

说明书

技术领域

本发明涉及电子电路，尤其涉及一种用于控制静电放电(ESD)保护电路中的箝位操作的装置及方法。

背景技术

ESD保护用于半导体装置中，例如集成电路(IC)、裸片、芯片、SoC(芯片上系统)，及类似物。半导体装置具有导电接口，例如金属引脚或焊球，以用于信号输入/输出及电力供应。然而，导电接口还提供潜在电路径，其将与ESD事件相关联的外部电荷传导到半导体装置的内部组件中。为了保护内部组件免于归因于ESD的损坏，将半导体装置配备有在半导体装置的电力轨之间包含轨箝位的ESD保护电路。

发明内容

一方面，本发明描述一种装置，其包括：经配置以进行以下操作的电路：检测一或多个电压轨处的静电放电(ESD)事件的发生，经由箝位触发路径激活ESD箝位电路以为ESD电流提供放电路径，及经由与所述箝位触发路径并联的保持路径将所述ESD箝位电路的栅极电压维持为大于预定阈值。

另一方面，本发明描述一种方法，所述方法包括：检测一或多个电压轨处的静电放电(ESD)事件的发生；经由箝位触发路径激活ESD箝位电路以为ESD电流提供放电路径；及经由与所述箝位触发路径并联的保持路径将所述ESD箝位电路的栅极电压维持为大于预定阈值。

另一方面，本发明描述一种装置，其包括：经配置以进行以下操作的电路：针对ESD箝位电路对ESD事件的发生的响应将触发信号与接通时间控制信号解耦，及独立于供应轨电压被动地控制所述ESD箝位电路的接通时间。

附图说明

在结合附图考虑时，通过参考以下详细描述将容易地获得并变得更加理解本发明的更完全了解及其许多伴随优点，其中：

图1是根据某些实施例的相关技术的基于突返的缆线静电放电(CESD)保护电路的示范性示意图；

图2是根据某些实施例的相关技术的主动箝位CESD保护电路的示范性示意图；

图3是根据某些实施例的具有动态时间常量调整的相关技术的轨箝位ESD保护电路的示范性示意图；

图4是根据某些实施例的多路径多时间常量ESD保护电路的示范性概略图；

图5是根据某些实施例的多路径多时间常量ESD保护电路的示范性示意图；

图6是根据某些实施例的ESD箝位电路控制过程的示范性流程图；

图7是根据某些实施例的说明ESD箝位电路电路的触发路径及保持路径操作的示范性曲线图；及

图8是根据某些实施例的说明ESD箝位电路控制电路的操作电压的示范性曲线图。

具体实施方式

在图式中，类似的元件符号标示贯穿若干视图的相同或对应部分。此外，如本文中所使用，用语“一”及类似物通常含有“一或多个”的意义，除非另有规定。

此外，术语“大约”、“近似”、“约”及类似术语通常是指包含处于20％、10％或优选地为5％的容限内的经识别值及其间的任何值的范围。

在示范性实施例中，一种装置包含经配置以进行以下操作的电路：检测一或多个电压轨处的静电放电(ESD)事件的发生，经由箝位触发路径激活ESD箝位电路以为ESD电流提供放电路径，及经由与所述箝位触发路径并联的保持路径将所述ESD箝位电路的栅极电压维持为大于预定阈值。

在另一示范性实施例中，一种方法包含：检测一或多个电压轨处的静电放电(ESD)事件的发生；经由箝位触发路径激活ESD箝位电路以为ESD电流提供放电路径；及经由与所述箝位触发路径并联的保持路径将所述ESD箝位电路的栅极电压维持为大于预定阈值。

在另一示范性实施例中，一种装置包含经配置以进行以下操作的电路：针对ESD箝位电路对ESD事件的发生的响应将触发信号与接通时间控制信号解耦，及独立于供应轨电压被动地控制所述ESD箝位电路的接通时间。

本发明的方面涉及一种用于响应于ESD事件而经由具有多个时间常量的多个并联电路路径提供静电放电(ESD)保护的装置及方法。在一些实施方案中，ESD事件可包含归因于静电荷的积累而跨越例如集成电路(IC)的半导体装置的电压轨发生的突发的非预期电压瞬态。举例来说，在缆线ESD(CESD)应用中，ETHERNET缆线可具有许多静电荷，因此当缆线被插入到计算机、调制解调器及类似物的ETHERNET端口中时，静电荷跨越电压轨产生电压瞬态。