[发明专利]一种Ge的N型欧姆接触制作方法

说明书

技术领域

本发明属于集成电路工艺制造技术领域，具体涉及一种锗基器件的欧姆接触制作方法

背景技术

随着CMOS技术的不断进步，通过缩小特征尺寸，不断提升MOS器件的特性。但是在7纳米技术节点以后，硅基半导体面临诸多挑战：迁移率退化、源漏穿通漏电、热载流子效应等等。其中迁移率退化是影响集成电路速度提升的主要难点。为此，新型的沟道材料被认为是推进硅基MOS器件继续提升性能的关键。锗材料的电子迁移率和空穴迁移率都优于硅，与硅基半导体工艺兼容性好，从而被广泛关注。目前，锗基MOS器件的界面特性有了很大的提升，P型欧姆接触也取得了较好的进展。而锗基N型欧姆接触仍然需要大的提升，以实现与硅基半导体器件的匹配和性能提升。

发明内容

为了解决上述问题，本发明提出了一种采用镍锡合金金属与锗基半导体进行合金化的源漏欧姆接触方法，有效降低源漏欧姆接触区域的电阻率，并通过锡金属的引入，降低欧姆接触中热载流子遂穿机制中的势垒高度和宽度。从而有效地降低欧姆接触电阻率，提高锗基NMOS器件的性能。

本发明提出的N型欧姆接触的源漏电极的制作方法，依次进行下述步骤：

(1)在重掺杂的N型锗半导体上定义出欧姆接触区与非欧姆接触区；

(2)沉积镍锡金属层，并进行剥离工艺形成源漏合金区域；

(3)在300-500度温度范围内进行合金，形成半金属化合物；

(4)采用光刻法定义源漏电极区域；

(5)采用电子束蒸发工艺蒸发源漏电极金属镍/铝(20/200纳米)，进行剥离工艺形成电极。

在上述步骤(2)中，在沉积镍锡合金金属前，进行表面清洗，清洗方法为稀释的10％的盐酸溶液清洗2分钟。

在上述步骤(2)中沉积金属的方法为溅射，溅射功率为50-100瓦，沉积镍锡合金金属的厚度为5-15纳米。

在上述步骤(2)中沉积镍锡合金金属中锡的比例为10％-20％。

在上述步骤(3)中合金温度为400度，合金时间为3-10分钟。

有益效果

本发明提出的采用镍锡与锗半导体通过合金形成半金属化合物的方法，可以有效地减小源漏区域的方块电阻，并且可以通过镍铝源漏金属电极与该半金属进行良好接触，形成较低的源漏欧姆接触电阻。通过这两个方面的有效突破，本发明可以实现锗基NMOS器件源漏寄生电阻的明显减小。

附图说明：

图1为实施例采用的N型欧姆接触的源漏电极制作方法的流程图。

具体实施方法

下面结合附图，通过具体实施例对本发明的工艺流程进行进一步阐述：

图1为本实施例采用的N型欧姆接触的源漏电极制作方法的流程图：

步骤1：在一重掺杂的N型锗半导体上采用反转光刻胶定义出欧姆接触区与非欧姆接触区；

步骤2：采用溅射方法在该锗半导体基片上沉积镍锡金属层30纳米，镍锡金属是通过制作镍锡金属靶材，然后在溅射设备中进行溅射加工实现的。溅射完成后进行剥离工艺形成源漏合金区域；

步骤3：在400度温度范围内进行合金，合金时间为3分钟，形成锗-镍锡合金化的半金属化合物，该半金属化合物通过镍锡金属与锗半导体进行充分的融合，实现N型锗材料的半金属化，从而实现其电阻率下降，达到减小源漏寄生电阻的效果；

步骤4：采用反转胶光刻的方法，定义出源漏电极区域；

步骤5：采用电子束蒸发工艺蒸发金属镍/铝(20/200纳米)；并进行剥离工艺形成电极。