[发明专利]半导体器件及其制造方法

说明书

半导体器件包括位于衬底上面并且在第一方向上延伸的多条下部导线、位于多条下部导线上面的绝缘层、位于绝缘层和多条下部导线上面并且在与第一方向相交的第二方向上延伸的多条上部导线以及在绝缘层中形成的用导线材料填充的多个通孔。多条上部导线在第一方向上布置为具有第一间距。多个通孔包括第一通孔和第二通孔。第一通孔的至少一个通孔连接多条下部导线的至少两条线和多条上部导线的一条线。第一通孔的第一方向上的平均宽度与第二通孔的第一方向上的平均宽度不同。本发明的实施例还涉及半导体器件的制造方法。

技术领域

本发明涉及半导体器件，并且具体地涉及通孔和金属布线结构及其制造方法。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了金属布线和连接上布线和下布线的通孔的更紧密布置的发展。具体地，随着通孔和金属布线的尺寸变得更小，接触电阻变得更大，并且电迁移问题变得更加严峻。相应地，需要器件和用于制造高密度通孔和金属布线结构的方法的改进。

发明内容

本发明的实施例提供了一种用于制造半导体器件的方法，包括：在半导体衬底上方形成在第一方向上延伸的多条下部导线；在所述多条下部导线上面形成绝缘层；通过在所述绝缘层中形成第一开口并且用导电材料填充所述第一开口来形成多个第一通孔；通过在所述绝缘层中形成第二开口并且用导电材料填充所述第二开口来形成多个第二通孔；形成在与所述第一方向相交的第二方向上延伸的并且连接至所述多个第一通孔的多条第一上部导线；以及形成在所述第二方向上延伸的并且连接至所述多个第二通孔的多条第二上部导线，其中：通过单独的图案化操作实施形成所述多个第一通孔和形成所述多个第二通孔，在形成所述第一开口以及形成所述第二开口的至少一个中，所述多条下部导线的两条线的至少部分暴露于至少一个开口中，从而使得至少一个通孔连接所述多条下部导线的至少两条线以及所述多条第一上部导线或所述多条第二上部导线的一条线，所述多条第一上部导线和所述多条第二上部导线在所述第一方向上交替地布置为具有第一间距，以及所述多个第一通孔在所述第一方向上设置为具有第二间距，所述第二间距是所述第一间距的两倍。

本发明的另一实施例提供了一种半导体器件，包括：多条下部导线，位于半导体衬底上面并且在第一方向上延伸；绝缘层，位于所述多条下部导线上面；多条上部导线，位于所述绝缘层和所述多条下部导线上面并且在与所述第一方向相交的第二方向上延伸；以及多个通孔，在所述绝缘层中形成用导电材料填充，其中：所述多条上部导线在所述第一方向上布置为具有第一间距，所述多个通孔包括第一通孔和第二通孔，所述第一通孔的至少一个通孔连接所述多条下部导线的至少两条线和所述多条上部导线的一条线，以及所述第一通孔在所述第一方向上的平均宽度与所述第二通孔在所述第一方向上的平均宽度不同。

本发明的又一实施例提供了一种半导体器件，包括：多条下部导线，位于半导体衬底上面并且在第一方向上延伸，所述多条下部导线包括第一下部导线以及在与所述第一方向相交的第二方向上邻近于所述第一下部导线的第二下部导线；第一绝缘层，位于所述多条下部导线上面；多条上部导线，位于所述第一绝缘层和所述多条下部导线上面并且在所述第二方向上延伸，所述多条上部导线包括第一上部导线；以及多个通孔，在所述绝缘层中形成用导电材料填充，所述多个通孔包括第一通孔，其中：所述第一通孔连接所述第一下部导线和所述第二下部导线以及所述第一上部导线，以及与所述第一下部导线和所述第二下部导线的最上部分相比，在所述第一通孔中填充的所述导电材料的最下部分更接近所述半导体衬底。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A是根据本发明的一个实施例的示例性布局结构，并且图1B是对应于图1A的线X1-X1的半导体器件的示例性截面图。