[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底，衬底包括隔离区和器件区，隔离区与器件区接触，器件区衬底上具有鳍部；在衬底上形成初始隔离结构；对隔离区初始隔离结构进行第一刻蚀，使隔离区初始隔离结构表面低于所述器件区初始隔离结构表面，在隔离区初始隔离结构中形成隔离凹槽和位于隔离凹槽底部的隔离层；在隔离凹槽中形成保护层；形成保护层之后，对所述器件区初始隔离结构进行第二刻蚀，在第二刻蚀过程中，保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率。对隔离区隔离结构进行刻蚀，能够降低隔离区初始隔离结构的高度，从而使所述第二刻蚀不容易暴露出所述隔离层侧壁，进而能够减少第二刻蚀对隔离区隔离层的损耗。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的两侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。

此外，为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。半导体技术领域引入了应变硅技术，应变硅技术的方法包括：在栅极结构两侧的鳍部中形成凹槽；通过外延生长工艺在所述凹槽中形成源漏掺杂层。为了实现不同晶体管的源漏掺杂层的隔离，在不同晶体管之间的鳍部中需要形成隔离层，且使所述隔离层表面高于或齐平于所述鳍部顶部表面。

然而，现有的半导体结构的形成方法形成的半导体结构的性能较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括隔离区和器件区，所述隔离区与器件区接触，所述器件区衬底上具有鳍部；在所述器件区和隔离区衬底上形成初始隔离结构，所述初始隔离结构覆盖所述鳍部侧壁；对所述隔离区初始隔离结构进行第一刻蚀，使所述隔离区初始隔离结构表面低于所述器件区初始隔离结构表面，在所述隔离区初始隔离结构中形成隔离凹槽和位于所述隔离凹槽底部的隔离层；在所述隔离凹槽中形成保护层，所述保护层完全覆盖所述隔离凹槽底部；形成所述保护层之后，对所述器件区初始隔离结构进行第二刻蚀，减小所述器件区初始隔离结构厚度，在所述器件区形成隔离结构，在所述第二刻蚀过程中，所述保护层的刻蚀速率小于所述初始隔离结构的刻蚀速率。

可选的，对所述隔离区初始隔离结构进行刻蚀的工艺包括：干法刻蚀工艺。

可选的，所述隔离区隔离层的厚度为630埃～770埃；所述保护层的厚度为450埃～550埃。

可选的，对所述隔离区初始隔离结构进行刻蚀的步骤包括：在所述器件区初始隔离结构上形成牺牲层，所述牺牲层暴露出隔离区初始隔离结构；以所述牺牲层为掩膜对所述初始隔离结构进行刻蚀，在所述隔离区形成隔离层。

可选的，形成所述保护层的步骤包括：在所述牺牲层上和所述隔离层上形成初始保护层；去除所述牺牲层上的初始保护层，形成保护层。

可选的，进行所述第二刻蚀之前，还包括：在所述隔离凹槽侧壁和底部表面形成阻挡层，在所述第二刻蚀的过程中，所述阻挡层的刻蚀速率小于所述初始隔离结构的刻蚀速率；形成所述阻挡层的步骤包括：形成初始保护层之前，在所述牺牲层和所述隔离凹槽底部和侧壁表面形成初始阻挡层；去除所述牺牲层上的初始保护层之后，去除所述牺牲层上的初始阻挡层。