[发明专利]一种用于IO电路的上拉电路

说明书

一种用于IO电路的上拉电路，包括：访问控制模块和上拉模块，串联于IO端口和IO电源之间；开关模块，根据IO端口信号以及第一接口信号产生访问控制信号，当IO端口输入或浮空时，IO端口信号的电压值和第一接口信号相等，访问控制信号大于等于IO端口信号与预设阈值电压的差值；访问控制模块在访问控制信号和第二接口信号控制下截止或导通，第二接口信号的电压值等于IO电源的电压值和IO端口信号的电压值中较大的一个。通过本发明的技术方案，当IO端口信号电压值大于IO电源电压值时，能有效防止电流从IO端口到IO电源倒灌；当IO端口浮空时更容易满足IO端口处的电位能被上拉至始终大于IO逻辑输出高电压的最小值的要求。

技术领域

本发明涉及集成电路领域，具体地涉及一种用于IO电路的上拉电路。

背景技术

上拉应用作为输入/输出接口(Input/Output，以下简称IO)电路的常用特性，已经越来越多的被应用到IO电路中以提供IO电路的输入/输出高电平值。在典型的IO电路中，IO端口(PAD)电压通常是小于IO电源的电压值(VDDIO)的，上拉电路一般连接在IO端口PAD的输入侧，以将IO端口信号的电压值上拉至与IO电路的IO电源的电压值相等。而在实际应用中，若IO端口PAD的输入电压大于IO电源的电压值，或者IO电源电压突然下电而此时IO端口PAD上仍有电位，则极易产生从IO端口PAD到IO电源的倒灌电流；另一方面，即使IO电路的IO电源处于正常供电状态，若IO端口PAD处于浮空(floating)状态，由于上拉电路的存在导致IO端口PAD处的电压会被上拉，但基于现有的上拉电路结构，极有可能造成IO端口PAD的上拉电压小于逻辑输出高电压(V_OH)的最小值的情形，对IO电路的输出电压值造成限制。

现有的IO电路通常采用图1所示的电路结构来实现上拉应用，当IO端口PAD处的电压大于IO电源的电压值VDDIO时，节点net1的电压需要比IO电源的电压值VDDIO小至少MOS管M1的阈值电压V_thM1才能使得MOS管M1导通，则无论接口控制信号REN为高电平还是低电平，均不会有电流从IO端口PAD流向IO电源，即不会产生从IO端口PAD到IO电源的倒灌电流。但是，这种电路结构在IO端口PAD处于浮空状态且接口控制信号REN为低电平以使得上拉有效时，由于IO端口PAD处的上拉电压比IO电源的电压值VDDIO小(大约小MOS管M1的阈值电压V_thM1的值)，在一些条件下，就很有可能导致IO端口PAD处的上拉电压小于IO逻辑输出高电压的最小值的情形。

在现阶段，大多数情况下，IO电路都是通过图1所示的电路结构，或者其他与图1近似的变化结构来实现上拉应用。但是，这样的电路设计极有可能导致在一些条件下，IO端口PAD处的上拉电压小于IO逻辑输出高电压所规定的最小值的情形，影响了IO电路的正常输出。

发明内容

本发明解决的技术问题是现有的用于IO电路基于失效保护应用或者IO端口电压高于正常工作下的IO电源电压输入应用的上拉电路的电路结构在一些条件下，可能发生IO端口处的上拉电压小于IO逻辑输出高电压所规定的最小值的问题，影响了IO电路的正常输出。

为解决上述技术问题，本发明实施例提供一种用于IO电路的上拉电路，包括：访问控制模块和上拉模块，串联于IO端口和IO电源之间；开关模块，所述开关模块用于根据IO端口信号以及接收到的第一接口信号产生访问控制信号，当所述IO端口处于输入或浮空状态时，IO端口信号的电压值和所述第一接口信号相等，所述访问控制信号大于等于所述IO端口信号与预设阈值电压的差值，所述IO端口信号为所述IO端口上的信号；其中，所述上拉模块的开关状态由接收到的上拉控制信号控制；在所述IO端口处于输入或浮空状态时，所述访问控制模块在所述访问控制信号和接收到的第二接口信号控制下截止或导通，所述第二接口信号的电压值等于所述IO电源的电压值和所述IO端口信号的电压值中较大的一个。