[发明专利]一种多晶硅栅极的生长方法

说明书

本发明公开了一种多晶硅栅极的生长方法，通过先采用选择性生长工艺，在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积第一栅极，使在初始阶段有源区上的生长速率大大快于沟槽区的生长速率，当第一栅极的生长厚度大于等于沟槽区高于有源区的台阶高度时，切换生长工艺，再采用传统工艺生长第二栅极，完成多晶硅栅极的生长，从而降低了多晶硅栅极在有源区和沟槽隔离区高度差，保证了工艺的可控性与可靠性，提高器件的均匀性。

技术领域

本发明涉及集成电路制造领域，更具体地，涉及一种多晶硅栅极的生长方法。

背景技术

随着集成电路工艺的快速发展，要求电路集成化越来越高，尺寸越来越小，特别是到了28nm Poly SiON(多晶氮氧化硅)工艺节点，不仅要求保障芯片在低压下工作的稳定性，而且要求保障器件的均匀性。于是，对模块工艺、薄膜的厚度的均匀性以及关键尺寸的均匀性的要求就变得更为严苛。

请参阅附图1和附图2，附图1是现有技术的多晶硅栅极的生长过程流程图，附图2a-2c是现有技术的多晶硅栅极的生长结构示意图。如图所示，目前的多晶硅栅极的生长工艺过程主要包括：首先，提供一半导体衬底100，如图2a所示。然后，在所述衬底上形成浅沟槽隔离区11，其余区域为有源区，用二氧化硅填充浅沟槽隔离区11，之后，在有源区上表面生长一层栅极氧化层(图中未标记)；该步骤中，因为浅沟槽填充的二氧化硅在后续刻蚀工艺中会被部分消耗，为了避免产生漏电，工艺要求浅沟槽隔离区需要高出半导体衬底上表面100埃左右，如图2b所示。接下来，采用传统沉积工艺方法形成多晶硅栅极101，如图2c所示。由于浅沟槽隔离区高出一台阶高度，所以，在栅极沉积后表面仍然存在这样的高度差异，导致形成的栅极图案的高度以及关键尺寸的均匀性都很差。通常，会通过光学临近修正方法(Optical Proximity Correction,OPC)来改善尺寸均匀性的问题，但高度差是无法改变的。因此，后续模块工艺、薄膜的厚度的均匀性以及关键尺寸的均匀性都受到影响，降低了产品的成品率。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种栅极选择性沉积方案，即在有源区薄的氧化物和沟槽隔离区厚的氧化物上有选择性的沉积多晶硅栅极，降低多晶硅栅极在有源区和沟槽隔离区的高度差，提高器件的均匀性。

为实现上述目的，本发明的技术方案如下：

一种多晶硅栅极的生长方法，包括以下步骤：

步骤S01：提供一半导体衬底；

步骤S02：在所述衬底上形成浅沟槽隔离区，其它区域为有源区，之后，用二氧化硅填充所述浅沟槽隔离区直至高于所述有源区上表面，形成一具有一定高度的台阶，在所述有源区上表面生长一层栅极氧化层；

步骤S03：采用选择性沉积工艺方法生长第一栅极，且第一栅极的厚度大于等于所述台阶的高度；

步骤S04：采用传统沉积工艺方法生长第二栅极。

优选地，步骤S03中，所述选择性沉积工艺使用的主要气体原料为SiH₂Cl₂和HCl，温度为600～700℃。

优选地，步骤S02中，所述浅沟槽隔离区的深度为2000～3000埃。

优选地，步骤S02中，所述栅极氧化层的厚度为15～25埃。

优选地，步骤S02中，所述台阶的高度为50～150埃。

优选地，步骤S03中，所述第一栅极的厚度为100～200埃。

优选地，步骤S04中，所述第二栅极的厚度为400～600埃。

优选地，步骤S02中，采用化学气相沉积法填充所述二氧化硅。