[发明专利]一种GaAs基PMOS器件制作方法

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，具体涉及一种砷化镓PMOS器件制作方法，应用于高性能III-V族半导体CMOS技术。

背景技术

III-V化合物半导体材料相对硅材料而言，具有高载流子迁移率、大的禁带宽度等优点，而且在热学、光学和电磁学等方面都有很好的特性。在过去四十年中，高质量热稳定栅介质材料和缺乏与NMOS器件相匹配的PMOS器件一直是III-V族半导体在大规模CMOS集成电路中的应用的主要障碍。最新研究报道表明：在III-V族半导体表面，直接采用原子层沉积(ALD)以及分子束外延(MBE)技术沉积高k栅介质材料已经实现了器件质量的的MOS界面。然而，以III-V族半导体材料为沟道材料的PMOS器件一直进展缓慢。因此，需要一种新的途径在III-V族半导体材料上实现PMOS器件，以满足高性能III-V族半导体CMOS技术的要求。

发明内容

要解决的技术问题

本发明的主要目的是提供一种砷化镓PMOS器件制作方法，以实现以砷化镓为沟道材料的PMOS器件，与高电子迁移率为沟道材料的III-V族半导体NMOS器件相匹配，满足高性能III-V族半导体CMOS技术的要求。

技术方案

为达到上述目的，本发明提供了一种砷化镓PMOS器件的制作方法。其制作步骤依次是：

(1)在半绝缘砷化镓衬底(101)上生长100纳米厚度的N型掺杂的砷化镓沟道层(102)，掺杂浓度为5×10¹⁷cm^-3，掺杂杂质为硅；

(2)在砷化镓沟道层(102)上生长1纳米厚度磷化镓界面层(103)；

(3)在磷化镓界面层(103)表面生长3纳米厚度三氧化二铝介质(104)；

(4)在三氧化二铝介质(104)上沉积栅金属电极(105)；

(5)采用光刻胶掩膜方法在源漏区(106)进行离子注入，注入离子为铍(Be)离子，并进行源漏区离子注入激活；

(6)在源漏区(106)制作源漏金属电极铂/钛/金(107)。

在上述方案中，步骤(1)中，在半绝缘砷化镓衬底(101)上生长砷化镓沟道层之前，需要将衬底(101)进行有机清洗、稀盐酸清洗和稀氨水清洗，各清洗5分钟，并进行去离子水清洗，氮气吹干。

在上述方案中，步骤(1)和(2)中，生长砷化镓沟道层和磷化镓界面层(103)都是在MBE沉积系统中生长的。

在上述方案中，步骤(3)中的三氧化二铝介质(104)是在原子层沉积系统中生长的，生长温度为300度，生长之前进行了表面清洗，清洗步骤是稀盐酸清洗，然后在浓度为8％的硫化铵溶液中浸泡25分钟。

在上述方案中，栅金属电极为钛/钨，采用溅射沉积和剥离技术制作完成，其厚度为20/200纳米。

在上述方案中，源漏区离子注入使得N型沟道材料改性为P型区域，注入离子为铍(Be)离子，注入的能量为30KeV，注入剂量为1×10¹⁵cm^-2，并进行450℃温度下的快速退火，退火时间为1分钟。

在上述方案中，源漏金属电极采用电子束蒸发和剥离工艺制作完成，源漏电极铂/钛/金(107)厚度为5/10/30/200纳米。后进行源漏欧姆接触合金，合金温度为400℃，时间为1分钟。

在上述方案中，源漏金属电极蒸发在GaAs材料上，在蒸发前，需腐蚀掉源漏区域的三氧化二铝介质(104)和磷化镓界面层(103)。

有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

本发明提供的一种GaAs沟道PMOS器件的制作方法利用GaP界面控制层技术钝化界面处的悬挂键，实现低界面态密度，并降低沟道中载流子的散射，同时GaP界面层又是势垒层，提高了沟道层中的二维电子气浓度，实现高迁移率和高电子浓度双重作用；采用铍离子注入工艺使得器件整体的工艺温度低于500℃，工艺兼容性良好；由于砷化镓材料的电子迁移率和空穴迁移率相对比较均衡，所以发明这种GaAs沟道PMOS器件，以满足高性能III-V族半导体CMOS技术的要求。

附图说明

图1是本发明提供的GaAs沟道PMOS工艺流程的示意图；

图2-7是本发明提供的GaAs沟道PMOS器件结构制作实施例图；

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。