[发明专利]一种FPGA异构加速计算装置及系统

权利要求书

1.一种FPGA异构加速计算装置，其特征在于，所述装置包括FPGA芯片、接口及设置于所述FPGA芯片上的GMM计算电路，其中：

所述GMM计算电路，用于实现GMM算法；

所述FPGA芯片，用于启动后通过所述接口接收主机端发送的待处理数据，并通过所述GMM计算电路对所述待处理数据进行处理，得到处理结果，以便所述主机端通过所述接口获取所述处理结果。

2.根据权利要求1所述的FPGA异构加速计算装置，其特征在于，所述装置还包括板载存储器，用于接收并缓存所述主机端发送的所述待处理数据；及用于存储所述处理结果；

则相应的所述FPGA芯片接收主机端发送的待处理数据的过程具体为：获取所述板载存储器中的所述待处理数据。

3.根据权利要求2所述的FPGA异构加速计算装置，其特征在于，所述GMM计算电路包括：

对称矩阵秩1运算子电路，用于接收所述待处理数据，所述待处理数据为n个元素构成的向量，依据计算公式对所述待处理数据进行逻辑运算，得到本次迭代运算的权值，所述计算公式为A:＝alpha*x*x**T+A，其中，alpha为给定实数标量；x为待处理数据，x**T为x的转置，A为n*n对称矩阵；还用于依据第一控制指令结束运算；

GMM权值更新子电路，用于将每一次迭代生成的新权值更新上一次迭代生成的权值；还用于依据第二控制指令结束更新；

迭代控制子电路，用于当运算满足预设条件时生成并发送所述第一控制指令和所述第二控制指令。

4.根据权利要求3所述的FPGA异构加速计算装置，其特征在于，预设条件为运算次数达到第一预设值。

5.根据权利要求3所述的FPGA异构加速计算装置，其特征在于，预设条件为运算得到的权值小于第二预设值。

6.根据权利要求2所述的FPGA异构加速计算装置，其特征在于，所述板载存储器为DDR3存储器或DDR4存储器。

7.根据权利要求1所述的FPGA异构加速计算装置，其特征在于，所述接口为PCIE接口。

8.根据权利要求1-7任意一项所述的FPGA异构加速计算装置，其特征在于，所述FPGA异构加速计算装置为扩展卡式设计的装置。

9.一种FPGA异构加速计算系统，其特征在于，所述系统包括主机端和如权利要求1-8任意一项所述的FPGA异构加速计算装置，所述FPGA异构加速计算装置通过该装置中的接口与所述主机端连接。

10.根据权利要求9所述的FPGA异构加速计算系统，其特征在于，所述主机端包括数据传输管理模块，用于获取待处理数据，并判断所述待处理数据是否已缓存在所述FPGA异构加速计算装置的板载存储器中，如果是，不发送所述待处理数据，否则，发送所述待处理数据。

11.根据权利要求10所述的FPGA异构加速计算系统，其特征在于，所述判断所述待处理数据是否已缓存在所述FPGA异构加速计算装置的板载存储器中的过程具体为：

获取所述待处理数据的编号，并以判断所述编号是否已保存在所述数据库中，如果是，则所述待处理数据已缓存在所述FPGA异构加速计算装置的板载存储器中，否则，所述待处理数据未缓存在所述FPGA异构加速计算装置的板载存储器中。