[发明专利]晶圆级芯片级封装及其形成方法

说明书

【技术领域】

本发明涉及半导体技术领域，尤其涉及晶圆级芯片级封装及其形成方法。

【背景技术】

使电子产品小、轻和具有高性能的愿望已经发展为使电子部件小、轻以及具有高性能。这样的愿望使得各种封装技术的制程的发展、以及半导体设计和制造相关的技术的发展。封装技术的代表性实施例包括球栅阵列(Ball Grid Array，BGA)、倒装芯片(flip-chip)、基于区域阵列和表面贴装(surface-mount)封装的芯片级封装(Chip Scale Package，CSP)。

在上述的封装技术中，芯片级封装为可使封装小到与研发的真实芯片一样的大小的封装技术。特别地，晶圆级芯片级封装(Wafer-Level Chip Scale Package，WLCSP)中，在晶圆级执行封装以便每个芯片的成本可显著降低。特别地，WLCSP包括再分布层(Redistribution Layer，RDL)布线痕迹、凸块下金属(Under Bump Metallurgy，UBM)层用于形成凸块，以及保护层用于保护电路。

【发明内容】

本发明提供在晶圆级芯片级封装及其形成方法。可提供具有较小尺寸的晶圆级芯片级封装。

本发明实施例所提供的晶圆级芯片级封装包括：半导体结构；在所述半导体结构上形成的第一焊盘；在所述半导体结构和所述第一焊盘上形成的保护层，其中，所述保护层暴露所述第一焊盘的多个部分；在所述保护层和所述第一焊盘被所述保护层所暴露的部分上形成的导电再分布层；在所述保护层和所述导电再分布层上形成的平面层，所述平面层暴露所述导电再分布层的一部分；在所述平面层和所述导电再分布层被所述平面层所暴露的部分上形成的凸块下金属层；以及在所述凸块下金属层上形成的导电凸块。

本发明实施例所提供的用于形成晶圆级芯片级封装的方法，包括：提供上面形成有第一焊盘的半导体结构；在所述半导体结构和所述第一焊盘上形成保护层，其中，所述保护层暴露所述第一焊盘的多个部分；在所述保护层和所述第一焊盘被所述保护层所暴露的多个部分上形成导电再分布层；在所述保护层和所述导电再分布层上形成平面层，所述平面层暴露所述导电再分布层的一部分；在所述导电再分布层被所述平面层所暴露的部分上形成凸块下金属层；以及在所述凸块下金属层上形成导电凸块。

基于上述技术方案，本发明实施例可提供具有较小尺寸的晶圆级芯片级封装。

【附图说明】

本发明可通过阅读随后的细节描述和参考附图所举的实施例被更全面地理解，其中：

图1为根据本发明的一个实施例的晶圆级芯片级封装(WLCSP)的截面示意图。

图2-图8为依据本发明的一个实施例的形成晶圆级芯片级封装的方法截面示意图。

图9为本发明的另一个实施例的WLCSP的截面示意图。

图10为本发明的另一个实施例的WLCSP的截面示意图。

【具体实施方式】

在说明书及后续的权利要求当中使用了某些术语来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名称来称呼同一个组件。本文件并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在接下来的说明书及权利要求中，术语“包含”及“包括”为一开放式的用语，故应解释成“包含但不限制于”。此外，“耦接”一词在此包含直接及间接的电性互连接手段。因此，如果一个装置耦接于另一个装置，则代表该一个装置可直接电性互连接于该另一个装置，或通过其它装置或互连接手段间接地电性互连接至该另一个装置。

图1为根据本发明的一个实施例的晶圆级芯片级封装(WLCSP)的截面示意图。如图1所示，WLCSP包括半导体结构100、焊盘102、保护层104、第一平面层106、第二平面层112、导电再分布层110、凸块下金属层116以及导电凸块118。

此处，为简化图示，将半导体结构100表示为包括第一平坦的上表面的结构。请注意，半导体结构100可为上面形成有多个半导体装置和互连接结构(均未图示)的晶圆级半导体结构。半导体结构100上形成的半导体装置例如可为：主动装置，例如晶体管或二极管；或者，被动装置，例如电容器、电阻器和导体。半导体结构100中的互连接结构可包括由多个层间介电层支持和隔离的多层金属结构。在本实施例中，半导体结构100的一部分图示为WLCSP。