[发明专利]一种位线地址选择电路及非易失性存储器

权利要求书

1.一种位线地址选择电路，用于具有至少双存储体的非易失性存储器，包括比较放大器，其特征在于，还包括至少第一位线地址选择器和至少第二位线地址选择器，其中，所述第一位线地址选择器连接所述比较放大器的同相输入端和所述非易失性存储器的第一存储体，所述第二位线地址选择器连接所述比较放大器的反相输入端和所述非易失性存储器的第二存储体，

所述第一位线地址选择器和所述比较放大器的同相输入端通过第一开关连接至参考电流，所述第二位线地址选择器和所述比较放大器的反相输入端通过第二开关连接至所述参考电流，

其中写入所述第一存储体的数据的存储状态不变，写入所述第二存储体的数据的存储状态取反，从而使得数据在写入与读出每个存储体时的状态是一致的。

2.如权利要求1所述的位线地址选择电路，其特征在于，所述第一存储体和所述第二存储体之一有效。

3.如权利要求2所述的位线地址选择电路，其特征在于，当第一开关闭合，第二开关断开时，所述第一存储体有效；当所述第二开关闭合，所述第一开关断开时，所述第二存储体有效。

4.如权利要求1所述的位线地址选择电路，其特征在于，所述第一位线地址选择器和所述第二位线地址选择器均连接使能信号。

5.如权利要求1所述的位线地址选择电路，其特征在于，所述位线地址选择电路还包括位线预充电模块，其中所述比较放大器的同相输入端和反相输入端均连接至所述位线预充电模块。

6.如权利要求1所述的位线地址选择电路，其特征在于，所述位线地址选择电路还包括缓冲器，所述缓冲器的输入端连接至所述比较放大器的输出端。

7.如权利要求1所述的位线地址选择电路，其特征在于，所述第一位线地址选择器包括第一PMOS管，所述第二位线地址选择器包括第二PMOS管，其中：

所述第一PMOS管的源极连接所述比较放大器的同相输入端，漏极连接所述第一存储体，

所述第二PMOS管的源极连接所述比较放大器的反相输入端，漏极连接所述第二存储体。

8.如权利要求7所述的位线地址选择电路，其特征在于，所述第一PMOS管和所述第二PMOS管的栅极均连接使能信号，且当所述使能信号为低电平时，所述第一PMOS管和所述第二PMOS管有效。

9.如权利要求7所述的位线地址选择电路，其特征在于，所述第一PMOS管和所述第二PMOS管的源极均连接所述位线预充电模块。

10.一种非易失性存储器，具有至少双存储体，包括地址译码电路、位线地址选择电路、位元电流放大电路和数据比较输出电路，其中，所述位线地址选择电路包括比较放大器，其特征在于，所述位线地址选择电路还包括至少第一位线地址选择器和至少第二位线地址选择器，

其中，所述第一位线地址选择器连接所述比较放大器的同相输入端和所述非易失性存储器的第一存储体，所述第二位线地址选择器连接所述比较放大器的反相输入端和所述非易失性存储器的第二存储体，

所述第一位线地址选择器和所述比较放大器的同相输入端通过第一开关连接至参考电流，所述第二位线地址选择器和所述比较放大器的反相输入端通过第二开关连接至所述参考电流，

其中写入所述第一存储体的数据的存储状态不变，写入所述第二存储体的数据的存储状态取反，从而使得数据在写入与读出每个存储体时的状态是一致的。

11.如权利要求10所述的非易失性存储器，其特征在于，当第一开关闭合，第二开关断开时，所述第一存储体有效；当所述第二开关闭合，所述第一开关断开时，所述第二存储体有效。

12.如权利要求11所述的非易失性存储器，其特征在于，所述位线地址选择电路还包括位线预充电模块，其中所述比较放大器的同相输入端和反相输入端均连接至所述位线预充电模块。