[发明专利]用于设计半导体器件的方法及系统

说明书

一种设计半导体器件的方法包括：为多个单元中的每一单元的布局建立边界条件，其中每一单元具有多个特征，且边界条件是基于每一特征相对于对应单元的单元边界的邻近性而建立。所述方法包括基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所建立的边界条件来判断每一单元的布局是否是可着色的。所述方法包括通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局。所述方法包括报告所述半导体器件的所述层的布局是可着色的，而不分析所述半导体器件的所述层的所述布局。

技术领域

本发明实施例是有关于一种半导体制作工艺，且特别是有关于一种用于设计半导体器件的系统。

背景技术

在半导体制作工艺中，当半导体器件的单个层中的多个特征被定位成比图案化分辨率容许值(patterning resolution permits)更为靠近时，往往使用多个掩模(mask)来对所述特征进行图案化。将所述半导体器件的所述单个层的所述特征分隔成不同的掩模，以使得每一掩模包括被通过等于或大于图案化分辨率参数的距离所分隔开的多个特征。在某些情形中，利用两个掩模的工艺(process)被叫做双重图案化(double patterning)且利用三个掩模的工艺被叫做三重图案化(triple patterning)。

在设计半导体器件的同时，设计者将以布局图案(layout pattern)来对半导体器件的特征进行布局。这些布局图案包括作为标准单元而存储在单元库(cell library)中的常用结构。单元库是标准单元的数据库，设计者可使用它来高效地将常用结构插进布局图案中、同时避免为每一不同半导体器件的每一结构进行额外的设计工作。

在某些情形中，检查这些标准单元，以基于用于形成半导体器件的单个层的掩模的数目来判断所述标准单元是否是可着色的。如果单元的特征能够被分隔成一定数量的掩模、且每一掩模使所述特征的分隔距离(separation)维持大于或等于所述图案化分辨率参数，则所述单元是可着色的。例如，与双重图案化工艺相容的标准单元被叫做2可着色的(2-colorable)，且与三重图案化工艺相容的标准单元被叫做3可着色的(3-colorable)。

发明内容

本发明的用于设计半导体器件的系统包括非暂时性计算机可读媒体以及处理器。非暂时性计算机可读媒体用于存储指令。处理器耦合至所述非暂时性计算机可读媒体，其中所述处理器用以执行所述指令以：为多个单元中的每一单元的布局建立边界条件，其中所述多个单元中的每一单元具有多个特征，且为所述多个单元中的每一单元的所述布局建立边界条件是基于所述多个特征中的每一特征相对于所述多个单元中的对应单元的单元边界的邻近性(prosimity)；基于用于制造所述半导体器件的层的掩模的数目、对所述多个特征的最小间距要求、以及所述所建立的边界条件来判断所述多个单元中的每一单元的所述布局是否是可着色的；通过使所述多个单元中的第一单元贴靠所述多个单元中的第二单元来形成所述半导体器件的所述层的布局；以及，报告所述半导体器件的所述层的所述布局是可着色的，而不分析所述半导体器件的所述层的所述布局。

附图说明

结合附图阅读以下详细说明，会最好地理解本发明的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据某些实施例的一种设计半导体器件的方法的流程图。

图2是根据某些实施例的一种基于风险因数来判断标准单元是否是可着色的的方法的流程图。

图3是根据某些实施例的标准单元的平面图。

图4A是根据某些实施例的包括两个贴靠的(abutting)标准单元的半导体器件的平面图。

图4B是根据某些实施例的包括两个贴靠的标准单元的半导体器件的平面图。