[发明专利]一种半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，所述制造方法包括：提供前端器件层，并在所述前端器件层上形成层间介电层；在所述层间介电层上形成金属硬掩膜叠层；图案化所述金属硬掩膜叠层，使其具有定义沟槽图案的开口；执行刻蚀，以在所述层间介电层中形成部分通孔；以所述金属硬掩膜叠层为掩膜刻蚀所述层间介电层，以形成沟槽，同时继续刻蚀所述部分通孔，使其与前端器件层相连；去除所述金属硬掩膜叠层；在所述沟槽及通孔中形成金属互连。与现有工艺相比，本发明提出的半导体器件的制造方法，降低了金属硬掩膜层中的应力，并且铜籽晶层不易在沟槽或通孔开口处形成突悬，因而在沟槽或通孔中填充铜的过程中不易形成空隙，提高了器件的性能。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法。

背景技术

半导体集成电路技术的发展对互连技术提出了新的需求，互连集成技术在近期和远期发展中将面临一系列技术和物理限制的挑战。随着半导体器件尺寸的不断收缩，互连结构也变得越来越窄，从而导致了越来越高的互连电阻。铜借助其优异的导电性，现已成为集成电路技术领域中互连集成技术的解决方案之一，铜互连技术已广泛应用于90nm及65nm技术节点的工艺中。

传统的集成电路的金属连线是以金属层的刻蚀方式来制造金属导线的，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而成功进行多层金属叠加。但是由于铜的干法刻蚀较为困难，刻蚀的残留物无法抽吸，所以必须采用新的镶嵌技术大马士革工艺完成铜线互连。大马士革工艺是首先在介电层上刻蚀金属导线槽，然后填充金属，再对金属进行机械抛光，重复上述工序，进而进行多层金属叠加。大马士革结构一般有两种，单大马士革结构和双大马士革结构。执行双大马士革工艺时通常采用一体化刻蚀(AIO,All-in-oneEtch)工艺，将通孔以及金属导线结合在一起，如此只需要一步金属填充。双大马士革工艺的一种实现方法为先沟槽金属硬掩模双大马士革工艺(Trench First MetalHard Mask，TFMHM)，其中通常使用低k材料和超低k材料作为隔离金属铜的中间介电层，从而降低金属连线之间可能会发生不利的相互作用或串扰，同时有效降低互连的电阻电容(RC)延迟。在20nm及以下技术节点中，广泛使用多孔材料以降低材料k值。然而，多孔性会导致材料的机械强度偏低。在AIO刻蚀过程中，金属硬掩膜中的残余应力很容易使下方的低k材料发生变形，并影响后续的金属填充。此外，金属硬掩膜层容易引起铜种子层在沟槽侧壁上产生悬突，使沟槽内填充的金属层中形成空隙。

因此，为解决现有技术中的上述技术问题，有必要提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种新型的半导体器件，包括：

提供前端器件层，并在所述前端器件层上形成层间介电层；

在所述层间介电层上形成金属硬掩膜叠层；

图案化所述金属硬掩膜叠层，使其具有定义沟槽图案的开口；

执行刻蚀，以在所述层间介电层中形成部分通孔；

以所述金属硬掩膜叠层为掩膜刻蚀所述层间介电层，以形成沟槽，同时继续刻蚀所述部分通孔，使其与前端器件层相连；

去除所述金属硬掩膜叠层；

在所述沟槽及通孔中形成金属互连。

示例性地，所述金属硬掩膜叠层为双层结构。

示例性地，所述金属硬掩膜叠层包括TiN层及形成于所述TiN层上的Ti层。

示例性地，所述TiN层与所述Ti层的厚度比为0.5-2。

示例性地，所述层间介电层为低K介电层或超低K介电层。

示例性地，使用H₂O₂溶液移除所述硬掩膜叠层。