[发明专利]半导体装置、显示面板总成、半导体结构

说明书

本发明公开一种半导体装置、显示面板总成、半导体结构。其中半导体装置包括芯片、多个第一凸块以及多个第二凸块。芯片包括有源表面。第一凸块沿着第一方向被配置在有源表面上。第二凸块沿着平行于第一方向的第二方向配置在有源表面上，其中第二凸块的其中之一配置在第一凸块中相邻的两个之间。从第二凸块至扇出区域的最短距离小于从第一凸块至扇出区域的最短距离，且第一凸块的其中之一的第一宽度大于第二凸块的其中之一的第二宽度。

技术领域

本发明涉及一种半导体装置、一种显示面板总成及一种半导体结构，且特别是涉及一种半导体装置、使用其半导体装置的一种显示面板总成及一种半导体结构。

背景技术

不断进步的晶片制造科技已经引领集成电路(Integrated circuit,IC)产业的快速发展。集成电路被制造得重量更轻、尺寸更小以及在功能上更复杂及多元，并具有更高针脚数和更高的频率。薄膜倒装(Chip-on-film,COF)封装满足配合发展趋势制造的集成电路的封装要求。薄膜倒装具有细间距(fine pitch)和良好的可挠性，因而在尺寸稳定度、线路的高密度、耐燃性以及环境保护上皆有良好的表现。

一般来说，薄膜倒装封装是将焊接/封装集成电路于可挠电路薄膜上。多个金属凸块焊接在集成电路的焊垫上。然而，当在芯片上的金属凸块的配置也遵循细间距的趋势时，金属凸块之间的距离缩短可能导致在回焊制作工艺时发生金属凸块的溢流，因而可能造成短路。再者，在细间距封装的应用上，特别是高分辨率(极细间距)封装，对位不准或对位偏移经常发生，其严重地降低金属凸块的接合能力。此外，芯片的厚度很难进一步减少。因此，业界致力于找寻是否可以提供更多解决方案来增加细间距封装的良率以及减少芯片的厚度。

发明内容

本发明的目的在于提供一种半导体装置，其可增进半导体装置的良率。

本发明的再一目的在于提供一种显示面板总成，其可增进使用上述半导体装置的显示面板总成的良率。

本发明的另一目的在于提供一种半导体结构，其可减少芯片的厚度。

为达上述目的，本发明提供一种半导体装置，包括芯片、多个第一凸块以及多个第二凸块。芯片包括有源表面。这些第一凸块沿着第一方向配置在有源表面上。第二凸块沿着平行于第一方向的第二方向配置在有源表面上，这些第二凸块的其中之一位于这些第一凸块的相邻两个之间，且第一凸块的其中之一的第一宽度大于第二凸块的其中之一的第二宽度

本发明提供一种显示面板总成，包括显示面板、可挠电路薄膜(flexible circuitfilm)、芯片、多个第一凸块及多个第二凸块。显示面板包括位于显示面板的显示区域内的像素阵列、配置在显示面板的接合区域上的多个焊垫以及电连接像素阵列及焊垫的多条连接线。可挠电路薄膜包括连接于接合区域的扇出区域、芯片区域和多个线路，其中这些线路从芯片区域往扇出区域延伸且电连接于这些连接线。芯片配置在芯片区域上并电连接这些线路，且芯片包括有源表面。这些第一凸块沿着第一方向配置在有源表面上。这些第二凸块沿着平行于第一方向的第二方向配置在有源表面上，其中自这些第二凸块至扇出区域的最小距离小于自这些第一凸块至扇出区域的最小距离。连接于这些第一凸块的各条线路通过这些第二凸块中相邻的两个之间，以往扇出区域延伸，且这些第二凸块的其中之一的宽度小于这些第一凸块的其中之一的宽度。

本发明更提供一种半导体结构，包括玻璃基板、承载器(carrier)及芯片。玻璃基板包括接合区域。芯片包括彼此相反的有源表面及背面(back surface)，其中芯片以有源表面配置在接合区域上。承载器配置在芯片的背面上。

在本发明的一实施例中，上述的芯片配置在可挠电路薄膜上。

在本发明的一实施例中，上述可挠电路薄膜包括扇出区域、芯片区域以及多个线路，所述线路自芯片区域至扇出区域延伸，芯片配置在芯片区域，且这些第一凸块及这些第二凸块电连接于这些线路。