[发明专利]反相器电路

说明书

技术领域

本发明涉及反相器电路。

背景技术

关于近年的半导体集成电路，起因于其高功能化，倾向于功耗越来越增加。例如，在近年的显示面板驱动器中，由于显示面板的像素数的增加等主要原因，功耗的增大变得显著。功耗的减少是近年的半导体集成电路中的重要的课题之一。

作为半导体集成电路的功耗的增加的主要原因之一，已知有反相器电路特别是CMOS（complementary metal oxide semiconductor，互补金属氧化物半导体）反相器的直通电流。在以下，对CMOS反相器的直通电流进行讨论。

图1示出了最典型的CMOS反相器100的结构。CMOS反相器100具备PMOS晶体管MP1和NMOS晶体管MN1。PMOS晶体管MP1、NMOS晶体管MN1的栅极共同地连接于被输入输入信号V_IN1的输入端子101。PMOS晶体管MP1和NMOS晶体管MN1的漏极共同地连接于输出输出信号V_OUT1的输出端子102。PMOS晶体管MP1的源极连接于高电位侧端子103(例如，电源端子)，NMOS晶体管MN1的源极连接于低电位侧端子104（例如，接地端子）。在图1中，记号“C_LOAD”表示连接于CMOS反相器100的输出端子102的负载电容。

图2是示出图1的CMOS反相器100的工作的一个例子的时间图。在图2中图示了输入信号V_IN1和输出信号V_OUT1的电位、以及分别在PMOS晶体管MP1和NMOS晶体管MN1流动的电流I_p1、I_n1的大小|I_p1|、|I_n1|。假设在初始状态下输入信号V_IN1为低电平（在图2的工作中，接地电位V_SS）。在该情况下，PMOS晶体管MP1为导通状态，NMOS晶体管MN1为截止状态，因此，输出信号V_OUT1为高电平（在图2的工作中，电源电位V_DD）。

当输入信号V_IN1从低电平转变为高电平时，PMOS晶体管MP1变为截止状态，NMOS晶体管MN1变为导通状态，因此，输出信号V_OUT1从高电平转变为低电平。详细而言，NMOS晶体管MN1被导通，由此，电流从负载电容C_LOAD经由NMOS晶体管MN1向低电位侧端子104流动，电荷从负载电容C_LOAD被抽出。其结果是，输出信号V_OUT1变为低电平。再有，在图2中，时刻t₁示出输入信号V_IN1从低电平向高电平开始转变的时刻，时刻t₂表示输出信号V_OUT1变为低电平的时刻。输出信号V_OUT1在从时刻t₁晚了下降时间t_F1的时刻t₂变为低电平。

在此，在从时刻t₁到时刻t₂之间，存在PMOS晶体管MP1和NMOS晶体管MN1双方为导通状态的时间，在该时间内，电流在PMOS晶体管MP1和NMOS晶体管MN1双方流动。即，在输出信号V_OUT1从高电平转变为低电平的时刻t₁和时刻t₂之间的时间内，直通电流流动。

在输入信号V_IN1从高电平转变为低电平的情况下也是同样的。在时刻t₃，当输入信号V_IN1从高电平开始向低电平转变时，在从时刻t₃晚了上升时间t_R1的时刻t₄，输出信号V_OUT1上升为高电平。在此，在从时刻t₃到时刻t₄之间，存在PMOS晶体管MP1和NMOS晶体管MN1双方为导通状态的时间，在该时间内，电流在PMOS晶体管MP1和NMOS晶体管MN1双方流动。换言之，在输出信号V_OUT1从低电平转变为高电平的时刻t₃到时刻t₄之间，直通电流流动。