[发明专利]具有3D结构的半导体存储器装置

说明书

一种具有三维(3D)结构的半导体存储器装置，其包括：单元区域，其设置在衬底上方、包括单元结构；外围电路区域，其设置在衬底和单元区域之间；上部布线结构，其设置在单元区域上方；主沟道膜和虚拟沟道膜，其通过单元结构形成。其中虚拟沟道膜适于电联接上部布线结构和外围电路区域。

相关申请的交叉引用

本申请要求于2016年8月2日提交的申请号为10-2016-0098284的韩国专利申请的优先权，其全部公开内容通过引用并入本文。

技术领域

本发明的示例性实施例涉及一种半导体装置，并且更特别地，涉及一种具有三维(3D)结构的半导体存储器装置。

背景技术

由于电子工业的不断进步，因此需要具有改进的性能和更低成本的半导体存储器装置。为了满足这些要求，其中存储器单元以三维结构被设置在多个单元串中的3D半导体存储器装置已经被提出。3D半导体存储器装置提供了半导体存储器装置的集成密度的实质性改进。近来，已经开发各种技术以改进这种3D半导体存储器装置的特性和集成密度。然而，需要进一步改进。

发明内容

本发明涉及一种改进的三维半导体存储器装置以及用于制造这种装置的一种方法。

在实施例中，具有三维(3D)结构的半导体存储器装置可包括：设置在衬底上方的单元区域，其包括单元结构；设置在衬底和单元区域之间的外围电路区域；设置在单元区域上方的上部布线结构；通过单元结构形成的主沟道膜和虚拟沟道膜，其中虚拟沟道膜适于电联接上部布线结构。

在实施例中，具有三维(3D)结构的半导体存储器装置可包括：设置在衬底上方的单元区域，其包括单元结构；设置在衬底和单元区域之间的外围电路区域；通过单元结构形成的主沟道膜；通过单元结构电联接至外围电路区域的第一和第二虚拟沟道膜；以及设置在单元区域上方并联接在第一和第二虚拟沟道膜之间的熔丝。

附图说明

通过以下参考附图的详细描述，本发明的以上和其它特征以及优点对相关领域的技术人员将变得显而易见，其中：

图1是根据本发明的实施例的具有三维(3D)结构的半导体存储器装置的剖视图。

图2是在图1中示出的虚拟沟道膜、虚拟位线接触部和上部布线结构的平面图。

图3是根据本发明的实施例的具有三维(3D)结构的半导体存储器装置的剖视图。

图4是在图3中示出的虚拟沟道膜、虚拟位线接触部和第一上部布线层的平面图。

图5是根据本发明的实施例的具有三维(3D)结构的半导体存储器装置的剖视图。

图6是在图3中示出的虚拟沟道膜、虚拟位线接触部、第一上部布线层、第一上部布线接触部和第二上部布线层的平面图。

图7是根据本发明的实施例的具有三维(3D)结构的半导体存储器装置的剖视图。

图8是根据本发明的实施例的具有三维(3D)结构的半导体存储器装置的剖视图。

图9是根据本发明的实施例的具有三维(3D)结构的半导体存储器装置的剖视图。

图10是示意性地示出根据本发明的实施例的包括具有三维(3D)结构的半导体存储器装置的存储器系统的简化框图。

图11是示意性地示出根据本发明的实施例的包括具有三维(3D)结构的半导体存储器装置的计算系统的简化框图。

具体实施方式