[发明专利]一种逻辑电路

说明书

本发明涉及一个N型的薄膜晶体管和一个P型的薄膜晶体管；所述N型薄膜晶体管和P型的薄膜晶体管均包括：一基底；一半导体层；一源极和一漏极；一电介质层；所述电介质层为包括层叠设置的第一子电介质层和第二子电介质层；一栅极；所述N型薄膜晶体管和P型的薄膜晶体管的栅极电连接，且所述N型薄膜晶体管和P型的薄膜晶体管的的源极或漏极电连接；其中，所述第一子电介质层为反常迟滞材料层，且与所述栅极直接接触；所述第二子电介质层为正常迟滞材料层，且设置于所述第一子电介质层与半导体层之间。本发明的薄膜晶体管的迟滞曲线明显减小甚至消除；采用减小或消除迟滞曲线的薄膜晶体管制备的逻辑器件具有优异的电学性能。

技术领域

本发明涉及一种薄膜晶体管，尤其涉及一种采用纳米材料作为半导体层的薄膜晶体管。

背景技术

薄膜晶体管(Thin Film Transistor，TFT)是现代微电子技术中的一种关键性电子元件，目前已经被广泛的应用于平板显示器等领域。薄膜晶体管主要包括基底、栅极、电介质层、半导体层、源极和漏极。

对于半导体型单壁碳纳米管(SWCNT)或二维半导体材料(如MoS₂)作为半导体层的薄膜晶体管，由于沟道层与电介质层间的界面态，或电介质层中的缺陷，会束缚电荷，从而在器件的转移特性曲线上会表现出迟滞曲线的特性。具体表现为栅极电压V_G从负向扫至正向，和正向扫至负向的沟道层的漏电流ID曲线不重合，即在开关电流相同的情况下，阈值电压的不同。传统电介质层通常为ALD生长、电子束蒸发、热氧化、PECVD等方法制备的Al₂O₃层、SiO₂层、HfO₂层以及Si₃N₄层等。

发明人研究发现，采用磁控溅射法制备的氧化物材料作为电介质层得到的迟滞曲线与采用传统电介质层得到的迟滞曲线方向相反。本发明定义传统电介质材料为正常迟滞材料，采用磁控溅射法制备的氧化物材料为反常迟滞材料。进一步，发明人研究发现，采用正常迟滞材料和反常迟滞材料的双层电介质层结构可以减小甚至消除迟滞曲线。而采用减小或消除迟滞曲线的薄膜晶体管具有一些优异的电学性能。

发明内容

有鉴于此，确有必要提供一种具有优异的电学性能的逻辑电路。

一种逻辑电路，其包括一个N型的薄膜晶体管和一个P型的薄膜晶体管；所述N型薄膜晶体管和P型的薄膜晶体管均包括：一基底；一半导体层，所述半导体层设置于所述基底上，且所述半导体层包括多个纳米半导体材料；一源极和一漏极，所述源极和漏极间隔设置于所述基底上，且分别与所述半导体层电连接；一电介质层，所述电介质层设置于所述半导体层上，且将所述半导体层、源极和漏极覆盖；所述电介质层为双层结构，其包括层叠设置的第一子电介质层和第二子电介质层；一栅极，所述栅极设置于所述电介质层上；所述N型薄膜晶体管和P型的薄膜晶体管的栅极电连接，且所述N型薄膜晶体管和P型的薄膜晶体管的源极或漏极电连接；其中，所述第一子电介质层为反常迟滞材料层，且与所述栅极直接接触；所述第二子电介质层为正常迟滞材料层，且设置于所述第一子电介质层与半导体层之间。