[发明专利]基板结构及其制法

说明书

一种基板结构及其制法，包括：具有外表面及外露于该外表面的电性接触垫的基板本体、形成于该基板本体上并外露该电性接触垫的绝缘层、形成于该电性接触垫上的导电元件、以及形成于该绝缘层上的缓冲层，以令该缓冲层包围该导电元件，并使该导电元件端部凸出该缓冲层，故于经高温作业时，该缓冲层可分散因热所产生的应力集中于该导电元件，避免该导电元件出现破裂的情形。

技术领域

本发明有关一种半导体制程，尤指一种应用于半导体封装的基板结构及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术繁多，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。

图1为现有三维积体电路芯片堆叠的半导体封装件1的剖面示意图。如图所示，提供一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10b与转接侧10a、及连通该置晶侧10b与转接侧10a的多个导电硅穿孔(Through-siliconvia，简称TSV)100，且该置晶侧10b上具有一线路重布结构(Redistribution layer，简称RDL)11，以供间距较小的半导体芯片6的电极垫60通过多个焊锡凸块61电性结合至该线路重布结构11上，再以底胶62包覆该些焊锡凸块61，且于该导电硅穿孔100上通过多个如焊料凸块的导电元件17电性结合间距较大的封装基板7的焊垫70，之后形成封装胶体8于该封装基板7上，以包覆该半导体芯片6及硅中介板10。

然而，现有硅中介板10或封装基板7中，当经过高温作业时，例如回焊该导电元件17，此时因热所产生的残留应力会集中在该些导电元件17中，如图1所示的应力集中处k，使得该些导电元件17出现破裂(crack)的情形，甚至断裂延伸至其所结合的线路(如该封装基板7的线路或导电硅穿孔100、等)，因而降低该半导体封装件1的信赖性及产品的良率。

此外，相同问题也可能发生于该半导体芯片6与该线路重布结构11之间的焊锡凸块61上，致使该焊锡凸块61与该线路重布结构11之间出现破裂的情形，如图1所示的应力集中处k，甚至断裂延伸至其所结合的线路(如线路重布结构11或半导体芯片6的电极垫60等)，因而降低该半导体封装件1的信赖性及产品的良率。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种基板结构及其制法，以避免导电元件出现破裂的情形。

本发明的基板结构，包括：基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；绝缘层，其形成于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；导电元件，其形成于该电性接触垫上；以及缓冲层，其形成于该绝缘层上，以包围该导电元件周围，并使该导电元件端部凸出该缓冲层。

本发明亦提供一种基板结构的制法，包括：提供一基板本体，其具有一外表面及至少一外露于该外表面的电性接触垫；形成绝缘层于该基板本体的全部外表面上，并使该电性接触垫外露于该绝缘层；形成导电元件于该电性接触垫上；以及形成缓冲层于该绝缘层上，以令该缓冲层包围该导电元件周围，并使该导电元件端部凸出该缓冲层。

前述的基板结构及其制法中，于形成该导电元件之前，还包括形成导电柱于该电性接触垫上，以令该电性接触垫通过该导电柱结合该导电元件。例如，该导电柱的端部为连接垫，以结合该导电元件。

前述的基板结构及其制法中，还包括形成于该绝缘层的部分表面上或于该缓冲层的部分表面上的绝缘保护层。