[发明专利]半导体装置及其制造方法

说明书

本发明提供一种半导体装置，其可包括第一单元结构、第二单元结构、焊盘结构、电路以及一个或多个开口。焊盘结构可设置在第一单元结构和第二单元结构之间，并可电联接到第一单元结构和第二单元结构。焊盘结构可具有多个阶梯结构。电路可设置在焊盘结构下方。一个或多个开口可穿过焊盘结构并可暴露电路。一个或多个开口可设置在多个阶梯结构之间。

相关申请的交叉引用

本申请要求于2016年6月27日向韩国知识产权局提交的申请号为10-2016-0080257的韩国专利申请的优先权，该申请的全部公开内容通过引用并入本申请。

技术领域

本公开的各种实施例总体涉及一种电子装置及其制造方法，且更特别地，涉及一种三维半导体装置及其制造方法。

背景技术

不管非易失性存储器装置是否连接至电源，非易失性存储器装置都能保留存储的数据。随着二维非易失性存储器装置技术达到其物理缩放极限，一些半导体制造商正通过在衬底上将存储器单元彼此堆叠来生产三维(3D)非易失性存储器装置。

三维存储器装置可包括与层间绝缘层交替堆叠的栅电极，并且还可包括穿过栅电极和层间绝缘层的沟道层。以此方式，存储器单元可沿沟道层垂直地布置。为了提高这种具有三维结构的非易失性存储器装置的可靠性，正在开发各种结构和制造方法。

发明内容

在本公开的实施例中，半导体装置可包括电路、焊盘结构、第一开口、第二开口、第一互连结构及第二互连结构。焊盘结构可设置在电路上方，并可包括包含彼此堆叠的第一焊盘的第一阶梯结构、包含彼此堆叠的第二焊盘的第二阶梯结构以及包含彼此堆叠的第三焊盘的第三阶梯结构。第一开口可设置在第一阶梯结构和第二阶梯结构之间，并可穿过焊盘结构且暴露电路。第二开口可设置在第二阶梯结构和第三阶梯结构之间，并可穿过焊盘结构且暴露电路。第一互连结构可将第一焊盘和第三焊盘彼此电联接，并通过第一开口或第二开口将第一焊盘和第三焊盘共同联接到电路。第二互连结构可将第二焊盘彼此电联接，并通过第一开口或第二开口将第二焊盘联接到电路。

在本公开的实施例中，半导体装置可包括第一单元结构、第二单元结构、焊盘结构、电路和一个或多个开口。焊盘结构可设置在第一单元结构和第二单元结构之间，并可电联接到第一单元结构和第二单元结构。焊盘结构可具有多个阶梯结构。电路可设置在焊盘结构下方。一个或多个开口可穿过焊盘结构并暴露电路。一个或多个开口可设置在多个阶梯结构之间。

在本公开的实施例中，一种半导体装置的制造方法可包括在衬底的焊盘区域上形成电路，其中衬底包括在第一方向上依次布置的第一单元区域、焊盘区域和第二单元区域。该方法可包括在其上形成有电路的衬底上方形成堆叠结构，该堆叠结构包括彼此堆叠的第一组至第n(n是大于或等于3的自然数)组。该方法可包括部分地图案化堆叠结构的焊盘区域，以及形成设置在第一单元区域中的第一单元结构、设置在第二单元区域中的第二单元结构以及设置在焊盘区域中的焊盘结构。焊盘结构可包括多个阶梯结构，并可电联接到第一单元结构和第二单元结构。该方法可包括形成穿过焊盘结构并暴露电路的一个或多个开口。一个或多个开口可设置在多个阶梯结构之间。

附图说明

图1A至图1D是示出根据本公开的实施例的半导体装置的示例结构的图。

图2A和图2B是分别示出根据本公开的实施例的半导体装置的示例结构的布局图和横截面图。

图3A至图3C是示出根据本公开的实施例的半导体装置的示例结构的布局图。

图4A至图8A、图4B至图8B和图9是分别示出根据本公开的实施例的半导体装置的制造方法的布局图和横截面图。

图10和图11是示出根据本公开的实施例的存储器系统的示例配置的图。

图12和图13是示出根据本公开的实施例的计算系统的示例的图。

具体实施方式