[发明专利]一种叠层片式陶瓷元件制作方法

说明书

技术领域

本发明涉及一种叠层片式陶瓷元件制作方法。

背景技术

叠层片式陶瓷电感的低损高Q值已经成为器件发展的重要趋势之一，而内电极的电阻率为器件低损高Q值的重要影响因素，同时出于降低产品设计成本的考虑，就不得不解决陶瓷材料同内电极共烧后：产品中内电极的电阻率相对于氧化铝板上的电阻率(约0.020mΩ.mm)偏高20％以上的技术问题。

对于印刷烧结型内电极浆料其电阻率的评估是将银浆印刷在氧化铝板上进行的，电极的烧结处于相对自由的状态下进行，烧结后银电极的电阻率较低，一般情况下可以达到约0.020mΩ.mm，而叠层片式陶瓷电感产品在烧结过程中，内电极处于陶瓷材料的氛围中进行烧结的，在烧结的过程中存在一定的阻力阻碍银电极的烧结，从而导致烧结后内电极电阻率较氧化铝板上偏高20％左右。

发明内容

本发明的主要目的在于克服现有叠层片式陶瓷元件的内部电极电阻率偏高、损耗即Q值偏低、陶瓷元件设计成本偏高等不足，提供一种叠层片式陶瓷元件制作方法。

为实现上述目的，本发明采用以下技术方案：

一种叠层片式陶瓷元件制作方法，包括以下步骤：

S1、将陶瓷粉体置于400-600℃的温度下热处理60-120min；

S2、将由步骤S1处理得到的陶瓷粉体形成的磁性层与由银浆形成的内电极层层叠后进行整体烧结，制成所述叠层片式陶瓷元件。

进一步地：

所述陶瓷粉体是低介电常数ε<5的硼硅体系玻璃粉。

步骤S1之前，用500目筛网对陶瓷粉体进行过筛处理，得到所述陶瓷材料。

所述银浆固含量为80-95wt％。

步骤S1中，所述陶瓷材料在空气气氛下进行所述热处理。

步骤S2包括：将陶瓷粉体与加入粘合剂的有机溶剂共磨混料，制备浆料，使用该浆料成型生坯片；在所得生坯片上印刷形成Ag内导体图形，以便在叠层时形成线圈状结构；将形成该线圈状电极图形的多个生坯片堆叠起来；用未形成电极图形的生坯片作为外层部夹持该叠层体，对整体压制；对得的生坯片叠层体在800-900度空气气氛中保温烧结，得到内置Ag线圈状电极的烧结体；对该烧结体进行研磨，在烧结体的两端面露出内电极，在该端面涂覆烧结Ag外电极。

所述叠层片式陶瓷元件为叠层片式陶瓷电感器。

一种叠层片式陶瓷元件，是使用所述的制作方法制成的叠层片式陶瓷元件。

发明人研究发现，银电极的电阻率受到晶粒电阻率，晶界电阻率和晶粒晶界的比例的影响，对于叠层片式陶瓷电感产品在烧结过程中，陶瓷材料中的挥发份和表面改性的物质对内部银电极的烧结起到一定的阻碍作用，一方面在高温下迁移到银晶粒或晶界处，从而阻碍内部银电极的导电能力提高电阻率，另外一方面阻碍银晶粒之间相互熔融长大，使得晶界所占的比重较大，由于晶界处缺陷较多导电性较差，从而阻碍内部银电极电阻率的进一步降低。

本发明通过热处理的工艺排除陶瓷材料中存在的影响银内电极烧结致密化的挥发份和表面改性的物质，该热处理可以解决产品中内电极的电阻率相对于氧化铝板上的电阻率(约0.020mΩ.mm)偏高20％以上的技术问题，同时满足叠层片式陶瓷元件低损高Q值，降低器件设计成本。

与现有的陶瓷材料制备技术相比，本发明主要具有如下优点：

①采用热处理法制备的陶瓷材料制作的片式元件，可以有效解决产品内电极烧结后电阻率偏高的技术问题，同时提高了片式元件的电性能尤其产品Q值，降低了片式元件的设计成本；

②采用热处理法排除陶瓷材料中的挥发份和表面改性的物质，该工艺设备简单，操作简便，便于批量生产。

③采用热处理后的陶瓷材料制作的片式元件降低了电极电阻率，从而扩大了设计同规格的叠层片式陶瓷元件的工艺窗口。

同时，本发明的陶瓷材料与Ag导体层层叠，通过在磁性体内部形成Ag内导体，获得可以在800-900度的温度空气气氛中进行一体化烧结的叠层片式陶瓷电感器。

附图说明

图1是根据本发明实施例的具有线圈状内电极的叠层片式陶瓷电感器的透视图。

具体实施方式

以下对本发明的实施方式作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

在一种实施例中，一种叠层片式陶瓷元件制作方法，包括以下步骤：

S1、将陶瓷粉体置于400-600℃的温度下热处理60-120min；