[发明专利]同时实现无杂散、高信噪失真比的低通ΣΔ调制器

说明书

技术领域

本发明涉及集成电路设计领域，具体涉及一种采用高通滤波dither模块，同时实现无杂散、高信噪失真比的低通ΣΔ(sigma-delta)调制器。

背景技术

我们生活在时间、空间都连续的四维时空里，五官所感知到的多是模拟信号构成的世界；同时，我们又身处于数字化的时代，数字信号以其良好的抗干扰能力、易于大规模快速处理和存储等特性逐渐成为时代的主流。数据转换器作为联系二者的纽带在系统中发挥着重要作用，其性能高低往往决定了整个系统性能的优劣。

DAC(Digital to Analog Converter)是一种将输入的数字信号转换成模拟信号输出的数据转换器，它被广泛应用于数字多媒体、数字通信、自动控制和自动检测等领域。特别是用在音频和高精度加速度传感器等系统中的DAC，对于失真和噪声都非常敏感，另外同时对低功耗也有要求，因此设计无杂散、高信噪失真比、低功耗的DAC显得尤为迫切。

相比于奈奎斯特率DAC，ΣΔDAC采用过采样和噪声整形的数模混合电路技术，具有高精度、低功耗的优势。过采样技术提高了采样频率，降低了信号带内的量化噪声，噪声整形技术把信号带内的量化噪声搬移到信号带外，也极大地降低了信号带内的噪底，提高了精度。ΣΔDAC增加的数字ΣΔ调制器等电路，降低了模拟电路的设计规模和难度，而模拟部分的功耗占整个ΣΔDAC功耗的绝大部分，所以ΣΔDAC在提高精度的同时，降低了功耗。

作为ΣΔDAC中实现过采样技术的模块，其性能的好坏，直接决定了ΣΔDAC的优劣。传统ΣΔ调制器如附图1所示，由于输入序列的周期长度有限导致的杂散会从调制器的输入传递到输出，大大地降低了ΣΔ调制器输出的信噪失真比。如附图2所示的带dither的ΣΔ调制器可以消除杂散，在ΣΔ调制器的量化器之前加一个产生白噪声的dither模块，dither模块通过破坏杂散的周期，增加了序列的周期长度，输出无杂散的频率谱。但是dither模块把杂散转换成了噪声，增加了信号带内的噪声，降低了信噪比。

综上所述，目前已有的ΣΔ调制器可以实现无杂散，但是同时在带内引入了噪声，无法同时实现无杂散和高信噪失真比。

发明内容

为了克服现有技术的不足，本发明提供了一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器。一种同时实现无杂散、高信噪失真比的低通ΣΔ调制器，包括高通滤波dither模块、环路滤波器、量化器，所述的高通滤波dither模块包括dither产生模块、延时单元Z^-1和一个2输入的加法器；其中dither信号作为延时单元Z^-1、2输入加法器的输入；延时单元Z^-1输出的值取负作为2输入加法器的另外一个输入；加法器的输出作为所述的高通滤波dither模块的输出；所述的量化器的输入是2输入加法器的输出；2输入加法器输入为环路滤波器的输出和高通滤波dither模块的输出；量化器的输出即为所述的低通ΣΔ调制器的输出。

所述的环路滤波器采用3阶环路滤波器，包括延时积分器、积分器、增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1和加法器；其中延时积分器包括一个2输入的加法器和一个延时单元Z^-1，延时积分器的输出、输入之和经过延时单元Z^-1的值作为延时积分器的输出；其中积分器包括一个3输入的加法器和一个延时单元Z^-1，积分器的输出经过延时单元Z^-1的值与输入之和作为积分器的输出；调制器的输入经过b1的值与调制器的输出经过c1取负的值相加作为第一个延时积分器的输入；第一个延时积分器的输出经过c2输入给积分器；积分器的输出经过c3输入给第二个延时积分器；第二个延时积分器的输出经过g1的值取负输入给积分器；第一个延时积分器的输出经过a1的值、积分器的输出经过a2的值、第二个延时积分器的输出经过a3的值与调制器的输入经过b2的值之和作为所述的3阶环路滤波器的输出。

所述的增益模块a1，a2，a3，b1，b2，c1，c2，c3，g1均是放大系数为常数的乘法器。

所述的dither模块是由线性反馈移位寄存器(Linear Feedback Shift Register,LFSR)实现；dither模块输出频谱为白噪声谱。

所述的加法器均为全加器。

所述的量化器把高比特信号量化成低比特信号。

与现有技术相比，本发明具有如下有益的技术效果：