[发明专利]FC链路弹性缓冲区电路

权利要求书

1.一种FC链路弹性缓冲区电路，其特征在于，包括写数据接口(1)、IDLE检测电路(2)、写指针控制电路(3)、第一格雷码转换电路(4－1)、第二格雷码转换电路(4－2)、第三格雷码转换电路(4－3)、IDLE标志存储器电路(5)、数据存储器电路(6)、读写指针比较电路(7)、当前数据是IDLE检测电路(8)、下一个数据是IDLE检测电路(9)、读指针加3电路(10)、读指针控制电路(11)、读数据接口(12)，

其中写数据接口(1)、IDLE检测电路(2)、写指针控制电路(3)、第一格雷码转换电路(4－1)、IDLE标志存储器电路(5)、数据存储器电路(6)，完成写时钟域下，写数据接口(1)输入数据到IDLE标志存储器电路(5)和数据存储器电路(6)的写入操作；

第二格雷码转换电路(4－2)、第三格雷码转换电路(4－3)、IDLE标志存储器电路(5)、数据存储器电路(6)、读写指针比较电路(7)、当前数据是IDLE检测电路(8)、下一个数据是IDLE检测电路(9)、读指针加3电路(10)、读指针控制电路(11)以及读数据接口(12)，完成读时钟域下，有效数据从读数据接口(12)输出操作，通过仅在读时钟域对读数据指针进行控制，实现接收端口数据缓冲的弹性控制，防止缓冲区的上溢和下溢造成的数据丢失；

所述IDLE标志存储器电路(5)在第二格雷码转换电路(4－2)输出的读指针rprt信号以及第三格雷码转换电路(4－3)输出的读指针rprt＿pre信号控制下，输出数据到当前数据是IDLE检测电路(8)、下一个数据是IDLE检测电路(9)；

所述数据存储器电路(6)输出读数据到读数据接口(12)；

所述读写指针比较电路(7)输出即将满信号a＿full、即将空信号a＿empty到读指针控制电路(11)；

所述当前数据是IDLE检测电路(8)输出DoutIsIdle信号到读指针控制电路(11)；所述下一个数据是IDLE检测电路(9)输出DoutNextIsIdle信号到读指针控制电路(11)；所述读指针加3电路(10)输出rprtb+3信号到第二格雷码转换电路(4－2)；

所述第三格雷码转换电路(4－3)输出转换后的读指针到IDLE标志存储器电路(5)、数据存储器电路(6)以及读写指针比较电路(7)；

所述读指针控制电路(11)输出2进制的读指针到读指针加3电路(10)、第三格雷码转换电路(4－3)；

所述读数据接口(12 )输出读时钟信号r＿clk、读时钟域的复位信号r＿rst以及读使能信号r＿en到读指针控制电路(11)；输出读时钟信号w＿clk到数据存储器电路(6)。

2.如权利要求1所述的FC链路弹性缓冲区电路，其特征在于，所述写数据接口(1)输出写数据信号d＿in到IDLE检测电路(2)；写数据接口(1)输出写时钟信号w＿clk、写时钟域的复位信号w＿rst以及写使能信号w＿en到写指针控制电路(3)，控制写指针wprtb的变化；写数据接口(1)输出写时钟信号w＿clk、写时钟域的复位信号w＿rst以及写数据信号d＿in数据存储器电路(6)；

所述IDLE检测电路(2)将检测到的IDLE标志位输出到IDLE标志存储器电路(5)；所述写指针控制电路(3)输出写指针wprtb到第一格雷码转换电路(4－1)；

所述第一格雷码转换电路(4－1)输出转换后的格雷码指针wprt到IDLE标志存储器电路(5)、数据存储器电路(6)以及读写指针比较电路(7)。