[发明专利]一种LockStep处理机及管理方法

说明书

本发明属于计算机系统可靠性设计技术，涉及一种实时监测故障并实时故障恢复的高可靠多处理器计算机架构。包括处理器系统采用单模块设计，包括处理器单元、存储器单元、供电管理单元、时钟单元、系统管理单元；所述处理器单元包含3个并行工作的相似或非相似的处理器CPU；所述存储器单元由3个并行工作的随机存储器RAM、2个主备工作只读存储器ROM以及1个非易失存储器NVM组成；所述供电管理单元实现系统双余度供电的监控与管理以及系统二次电源的转换与管理；所述时钟单元实现双余度时钟电路的监控与管理；所述系统管理单元负责监控系统资源的工作情况，针对资源的故障进行定位、隔离与恢复。

技术领域

本发明属于计算机系统可靠性设计技术，涉及一种故障实时监测并实时恢复的高可靠多处理器计算机架构。

背景技术

计算机的容错能力对于其在安全关键领域的应用具有非常重要的意义。硬件冗余技术是一种有效提高计算机系统容错能力的技术，通过引入多重硬件部件完成同一任务，当系统中的某个冗余部件出现故障，系统将重新组织余下的正常部件继续完成任务。锁步(Lockstep)技术是容错多处理器系统中一种有效组织冗余处理器部件实现高完整性计算的方法。在传统Lockstep处理器系统中，2只处理器分别作为主处理器和监控处理器严格同步地执行相同指令，主处理器操作系统存储器并负责驱动系统输出，而监控处理器连续地监控主处理器总线上的数据、地址等信息与所执行代码的一致性。一旦发生不一致，则说明出现差错，本次计算结果将不输出，从而实现故障静默。采用该方法实现了非常高的故障检测率，但无法有效地实现故障恢复，系统降级较快。本发明提出的Lockstep处理机及管理方法采用以3模并行工作的处理器CPU、3模并行工作的RAM、2模主备工作的ROM为核心的Lockstep计算机架构，通过硬件表决实现了处理器的同步表决监控，在发生单个处理器资源故障时可实现故障实时恢复。

发明内容

本发明的目的是：提供一种锁步的高可靠多处理器架构及其管理方法。可实现计算机实时故障检测和恢复，可保证计算机数据处理的高可靠性，显著降低软件开发成本。处理器系统框图如附图1所示；

本发明的技术方案是：

1.一种LockStep处理机的管理方法，包括正常、降级、停机3种工作模态；

(1)正常模态下，处理器系统中的3个处理器CPU锁步运行，在处理器前端总线上同步处理器总线周期操作如读取，写入等，以及对处理器系统内存RAM数据进行同步操作如读取、写入；处理器总线周期操作和内存数据的同步操作通过系统管理单元FPGA实现并对数据进行多数表决，如果通过表决可以得到表决值，则实际操作数据采用表决后的同一值。如果通过表决未得到表决值，说明发生1:1:1的奇异故障，处理器系统进入故障停机模态；处理器系统针对每个冗余CPU及RAM设置故障计数器；

(2)对于Lockstep处理机中的CPU，若其总线周期操作数据与表决值不一致连续累计次数超过门限，则认为该CPU运行故障，系统管理单元中的复位系统将复位该故障CPU，复位完成后故障CPU根据复位前系统存储于RAM中上下文进行重同步操作，重同步成功后系统继续按照表决策略运行。当故障CPU处于复位恢复过程或无法成功恢复情况下，处理器系统进入降级模态，剩余的两个CPU采用比较工作模式，2模Lockstep处理机主控监控架构，在该模式下一旦发生不一致则系统进入故障静默状态即停机模态；

(3)对于RAM，若某个RAM读取数据与表决值不一致次数超过门限，系统管理单元将根据另外2个RAM表决内容对故障RAM进行刷新操作。刷新操作成功完成后继续按照表决策略运行；故障RAM刷新过程中或无法成功刷新情况下，处理器系统进入降级模态，剩余RAM采用比较工作模式，在该模式下一旦发生不一致则系统进入故障静默状态即停机模态。