[发明专利]嵌入式HKMG非易失性存储器

说明书

技术领域

本发明实施例涉及嵌入式HKMG非易失性存储器。

背景技术

嵌入式存储器是应用于半导体产业以提高集成电路(IC)性能的技术。嵌入式存储器是非独立的存储器，它与逻辑核芯集成在同一芯片上，并且支持逻辑核芯完成预期的功能。高性能嵌入式存储器保证了高速和宽的总线宽度的能力，从而限制或消除了芯片间的通信。

发明内容

根据本发明的一个实施例，提供了一种集成电路(IC)，包括：存储区，包括在衬底上方横向隔开的选择晶体管和控制晶体管，其中，所述选择晶体管和所述控制晶体管分别包括设置在高k栅极介电层和存储栅极氧化物上方的选择栅电极和控制栅电极；以及逻辑区，与所述存储区相邻设置并且包括逻辑器件，所述逻辑器件包括设置在所述高k栅极介电层和逻辑栅极氧化物上方的金属栅电极，其中，所述选择栅电极和所述控制栅电极包括多晶硅。

根据本发明的另一实施例，还提供了一种形成集成电路(IC)的方法，包括：提供包括逻辑区和存储区的衬底，所述存储区包括选择晶体管区和相邻的控制晶体管区；在所述衬底上方、在所述控制晶体管区内形成电荷捕获层；在所述衬底上方形成氧化物层、高k栅极介电层和多晶硅层；图案化所述多晶硅层、所述高k栅极介电层和所述氧化物层以在所述逻辑区内形成逻辑牺牲栅极堆叠件，在所述选择晶体管区内形成选择栅极堆叠件以及在所述控制晶体管区内形成控制栅极堆叠件；以及用金属层替代位于所述逻辑牺牲栅极堆叠件内的所述多晶硅层以在所述逻辑区内形成金属栅电极。

根据本发明的又一实施例，还提供了一种形成集成电路(IC)的方法，包括：提供包括逻辑区和存储区的衬底，所述逻辑区包括高压器件区、核芯器件区和I/O(输入/输出)器件区，以及所述存储区包括彼此隔开的选择晶体管区和控制晶体管区；在所述衬底上方形成氧化物层、高k栅极介电层和多晶硅层，其中，所述氧化物层共同形成栅极电介质，所述栅极电介质具有用于所述高压器件区的第一厚度、用于所述核芯器件区的第二厚度以及用于所述I/O器件区的第三厚度，使得所述第一厚度、所述第二厚度和所述第三厚度是不同的；图案化所述多晶硅层、所述高k栅极介电层和所述氧化物层以在所述逻辑区内形成高压牺牲栅极堆叠件、核芯牺牲栅极堆叠件和I/O牺牲栅极堆叠件，以及在所述存储区内形成选择栅极堆叠件和控制栅极堆叠件；用金属层替代位于所述逻辑区内的所述多晶硅层以形成金属栅电极，所述金属栅电极用于所述高压器件区内的高压器件、所述核芯器件区内的核芯器件以及所述I/O器件区内的I/O器件极；以及在位于所述存储区内的所述多晶硅层上方和所述金属栅电极上方形成层间介电层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出包括高k金属栅极(HKMG)非易失性存储器(NVM)器件的集成电路(IC)的一些实施例的截面图。

图2示出包括HKMG NVM器件的IC的一些额外实施例的截面图。

图3至图14示出用于制造包括HKMG NVM器件的IC的方法的一些实施例的一系列截面图。

图15示出用于制造包括HKMG NVM器件的IC的方法的一些实施例的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。