[发明专利]高压低热预算高K后退火工艺

说明书

技术领域

本发明涉及半导体工艺与器件。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。

半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。华力微电子有限公司^TM是致力于半导体器件和工艺研发的领先的半导体制造公司之一。

在制造典型栅极尺寸小于50nm的晶体管时，所谓的“高k/金属栅极”(HKMG)技术已经普及。根据HKMG制造工艺流程，包括在栅电极中的绝缘层由高k材料构成。这与常规的氧化物/多晶硅(poly/SiON)方法相反，在常规的氧化物/多晶硅方法中，栅电极绝缘层通常由氧化物构成，在基于硅的器件情况下优选二氧化硅或氮氧化硅。典型的HKMG叠层结构可包含基于氧化硅的界面层(IL)、高k(HK)电介质、继之以金属栅电极。基于铪的电介质(特别是HfO2)是当前CMOS技术中最广泛使用的高k电介质，且通常沉积在IL的顶端，IL的主要作用是为与Si的界面提供良好电气质量。一般采用亚纳米的化学氧化物(SiOx)或氮氧化物(SiON)层作为IL。

目前，有两种不同的方法在半导体制造工艺流程中实现HKMG。第一种方法称为栅极-首先，制造工艺流程类似于传统poly/SiON方法过程中采取的流程。首先形成栅电极，包括高k电介质膜和功函数金属膜，继之以后续的晶体管制造阶段，例如，源极区域和漏极区域的限定、部分衬底表面的硅化、金属化等等。另一方面，根据也称之为栅极-最后或替代栅极的第二种方案，在存在牺牲虚栅极的情况下执行各个制造阶段，诸如掺杂剂离子注入、源极区域和漏极区域形成以及衬底硅化。该虚栅极在高温源极/漏极成型以及所有硅化物退火周期都已执行之后由真实的栅极替代。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

根据本发明的一方面，提供了一种用于制造半导体器件的方法，该方法包括：形成衬底，所述衬底包括硅材料；使用氢化合物清洁所述衬底的上表面；在所述衬底上形成绝缘层，所述绝缘层包括形成于所述衬底的上表面上的界面层，以及形成于所述界面层上的高k介电层，所述高k介电层包括氧化铪HfO2；以及在形成所述绝缘层之后用氮气对所述绝缘层执行退火工艺，其中所述退火工艺是在300℃至500℃之间的温度及高于15个大气压的压力下执行的。

附图说明

图1示出了含有根据本公开的增强型退火工艺的制造工艺可以在衬底顶部上形成高k绝缘层来开始。

图2示出了包含在该制造工艺中的增强型退火工艺的示例。

图3示出了由于根据本公开的退火工艺的相对较高压力所导致的H+扩散效果。

参照以下附图，可实现对各个实施例的本质和优点的进一步理解。在附图中，类似组件或特征可具有相同的附图标记。此外，相同类型的各个组件可通过在附图标记后跟随破折号以及在类似组件间进行区分的副标记来区分。如果在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的任何一个类似组件而不管副附图标记。

具体实施方式

本公开内容涉及用于半导体的高k/金属栅极(HKMG)叠层的制造，尤其涉及降低该HKMG叠层形成之后O2向IL中的扩散。

给出以下描述以使得本领域技术人员能够实施和使用本发明并将其结合到具体应用背景中。各种变型、以及在不同应用中的各种使用对于本领域技术人员将是容易显见的，并且本文定义的一般性原理可适用于较宽范围的实施例。由此，本发明并不限于本文中给出的实施例，而是应被授予与本文中公开的原理和新颖性特征相一致的最广义的范围。