[发明专利]具有双沟道的半导体器件、互补半导体器件及其制造方法

说明书

技术领域

本发明实施例涉及具有双沟道的半导体器件、互补半导体器件及其制造方法。

背景技术

半导体集成电路(IC)工业已经经历了快速增长。在这种增长过程中，通常通过器件部件尺寸增加器件的功能密度。

这种按比例缩小工艺通常通过提高生产效率、降低成本和/或改进性能来提供益处。这种按比例缩小也已经增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC制造中的类似发展。

发明内容

根据本发明的一个实施例，提供了一种具有双沟道的半导体器件，包括：第一部分和第二部分，共享从衬底的第一表面朝向与所述第一表面相对的第二表面延伸的掩埋栅极柱，其中：所述第一部分嵌入在所述衬底内并且还包括：第一栅极介电层，位于所述掩埋栅极柱的第一侧壁和所述衬底之间并且从所述衬底的所述第一表面朝向所述第二表面延伸；和第一掺杂区域集，位于所述第一栅极介电层旁边并且从所述衬底的所述第一表面朝向所述第二表面延伸，其中，在所述第一栅极介电层和所述第一掺杂区域集之间的所述衬底中提供第一沟道；以及所述第二部分嵌入在所述衬底内并且还包括：第二栅极介电层，位于所述掩埋栅极柱的第二侧壁和所述衬底之间并且从所述衬底的所述第一表面朝向所述第二表面延伸；以及第二掺杂区域集，位于所述第二栅极介电层旁边并且从所述衬底的所述第一表面朝向所述第二表面延伸，其中，在所述第二栅极介电层和所述第二掺杂区域集之间的所述衬底中提供第二沟道。

根据本发明的另一实施例，还提供了一种互补半导体器件，包括：第一金属氧化物半导体器件，具有第一导电类型的并且嵌入在衬底中的第一沟道和第二沟道，其中，所述第一沟道和所述第二沟道位于第一掩埋栅极柱的两侧处的衬底中，并且所述第一掩埋栅极柱从所述衬底的第一表面朝向与所述第一表面相对的第二表面延伸；第二金属氧化物半导体器件，具有第二导电类型的并且嵌入在所述衬底中的第三沟道和第四沟道，其中，所述第三沟道和所述第四沟道位于第二掩埋栅极柱的两侧处的所述衬底中，并且所述第二掩埋栅极柱从所述衬底的所述第一表面朝向所述第二表面延伸。

根据本发明的又一实施例，还提供了一种制造具有双沟道的半导体器件的方法，包括：形成相同导电类型的两个掺杂块，其中，所述掺杂块从衬底的第一表面朝向与所述第一表面相对的第二表面延伸，并且所述掺杂块沿着一方向布置；形成沟槽壁，所述沟槽壁从所述衬底的所述第一表面朝向所述第二表面延伸，所述沟槽壁沿着所述方向布置并且将掺杂区域分成第一掺杂区域集和第二掺杂区域集；在所述沟槽壁中形成介电结构；在所述介电结构中形成栅极孔，其中，所述栅极孔位于所述第一掺杂区域集和所述第二掺杂区域集之间并且从所述衬底的所述第一表面朝向所述第二表面延伸；在所述衬底的由所述栅极孔的两个侧壁暴露的表面上形成两个栅极介电层；以及在所述栅极孔中的所述两个栅极介电层之间形成掩埋栅极柱。

附图说明

图1是根据本发明的一些实施例的示出具有掩埋栅极柱的半导体器件的制造方法的流程图。

图2A至图2N是根据本发明的一些实施例的示出具有掩埋栅极柱的半导体器件的制造方法的顶视图。

图3A是根据本发明的一些实施例的示出部分第一半导体器件的立体图。

图3B是根据本发明的一些实施例的示出第一半导体器件的立体图。

图4A是根据本发明的一些实施例的示出部分第二半导体器件的立体图。

图4B是根据本发明的一些实施例的示出第二半导体器件的立体图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。