[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括第一存储器模块和第二存储器模块，所述第一存储器模块和第二存储器模块中的每一个被提供有电源电压和接地电压，

其中第一存储器模块包括：

在第一方向上平行地延伸的多个第一字线；

在与第一方向交叉的第二方向上平行地延伸的多个第一位线；以及

耦接到第一字线和第一位线的多个第一SRAM存储单元，

其中第二存储器模块包括：

在第三方向上平行地延伸的多个第二字线；

在与第三方向交叉的第四方向上平行地延伸的多个第二位线；以及

耦接到第二字线和第二位线的多个第二SRAM存储单元，

其中第一存储器模块还包括：

在第二方向上平行地延伸以便将电力供应给第一SRAM存储单元的多个第一存储单元电源线；以及

第一写辅助电路，用于使用用于控制第一写辅助电路的第一脉冲信号在写操作中将与要写的第一SRAM存储单元对应的第一存储单元电源线的电压电平收敛到在电源电压和接地电压之间的第一电平，

其中第二存储器模块还包括：

在第四方向上平行地延伸以便将电力供应给第二SRAM存储单元的多个第二存储单元电源线；以及

第二写辅助电路，用于使用用于控制第二写辅助电路的第二脉冲信号在写操作中将与要写的第二SRAM存储单元对应的第二存储单元电源线的电压电平收敛到在电源电压和接地电压之间的第二电平，以及

其中第一字线的数量大于第二字线的数量，并且第一脉冲信号的脉冲宽度大于第二脉冲信号的脉冲宽度。

2.一种半导体装置，包括存储器模块，其中所述存储器模块包括：

在第一方向上平行地延伸的多个字线；

在与第一方向交叉的第二方向上平行地延伸的多个位线；

耦接到字线和位线的多个SRAM存储单元，

在第二方向上平行地延伸以便将电力供应给所述SRAM存储单元的多个存储单元电源线；

写辅助电路，用于在写操作中将与要写的SRAM存储单元对应的存储单元电源线的电荷放电持续一个时段，

延迟电路，包括额外的位线，以及

定时产生电路，产生用于控制所述写辅助电路的脉冲信号，

其中所述延迟电路和所述定时产生电路从读/写控制电路接收写使能信号，

其中所述定时产生电路耦接到所述延迟电路的输出，并且所述脉冲信号的脉冲宽度基于通过所述延迟电路对所述写使能信号的延迟。

3.根据权利要求2所述的半导体装置，

其中所述额外的位线包括第一部分和与所述第一部分平行延伸的第二部分。

4.根据权利要求3所述的半导体装置，

其中所述额外的位线的所述第一部分串联耦接到所述第二部分。

5.根据权利要求3所述的半导体装置，

其中所述延迟电路还包括反相器，

其中所述额外的位线的所述第一部分耦接到所述反相器的输入和输出中的一个，以及

其中所述额外的位线的所述第二部分耦接到所述反相器的输入和输出中的另一个。

6.一种半导体装置，包括：

存储器模块，所述存储器模块包括：

在第一方向上平行地延伸的多个字线；

在与第一方向交叉的第二方向上平行地延伸的多个位线对；

多个SRAM存储单元，耦接到所述多个字线和所述多个位线使得一个存储单元耦接到一个字线和一个位线对；

多个存储单元电源线，在第二方向上平行地延伸以便将电力供应给所述多个SRAM存储单元；

写辅助电路，用于在写操作中将与要写的SRAM存储单元对应的存储单元电源线的电荷放电持续第一时段；以及

定时产生电路，用于产生具有所述第一时段的脉冲宽度的脉冲信号，

其中所述定时产生电路包括用于确定所述脉冲信号的所述脉冲宽度的延迟电路，

其中所述延迟电路的延迟是通过与所述多个字线的数量有关的设定值来确定的。