[发明专利]半导体装置

说明书

本发明涉及半导体装置。提供了例如用于在写操作中控制与要写的SRAM存储单元耦接的存储单元电源线的电压电平的写辅助电路。写辅助电路响应于在写操作中使能的写辅助使能信号将存储单元电源线的电压电平降低到预定的电压电平。同时，写辅助电路根据写辅助脉冲信号的脉冲宽度来控制存储单元电源线的电压电平的降低速度。写辅助脉冲信号的脉冲宽度被定义为使得行的数量越大(或存储单元电源线的长度越长)，则脉冲宽度越大。

本分案申请是基于申请号为201210336291.2，申请日为2012年9月12日，发明名称为“半导体装置”的中国专利申请的分案申请。

相关申请的交叉引用

将2011年9月22日提交的日本专利申请No.2011-207674的公开内容(包括说明书、附图以及摘要)通过参考全部并入在本申请中。

技术领域

本发明涉及半导体装置，并且更特别地涉及在包括存储部件(诸如SRAM)的半导体装置的应用中有效的技术。

背景技术

例如，日本的未经审查的专利公开No.2007-4960公开了用于在数据被写入SRAM中时降低单元电源线的电压电平的配置。日本的未经审查的专利公开No.2009-252256公开了用于降低在SRAM中的所选的字线的电压电平的配置。日本的未经审查的专利公开No.2008-210443公开了用于在字线的上升时将存储部件的电源电压电平供应给字线驱动器的电源节点并且在字线的上升之后将比存储部件的电源电压电平低的电压电平供应给字线驱动器的电源节点的配置。

发明内容

例如，随着包括静态随机访问存储器(SRAM)存储器模块或者其它介质的半导体装置的小型化，从可靠性、功率消耗等的观点来看，一般执行电压按比例缩小(scaling)。然而，在半导体装置变小时，存在作为增大的生产波动或其它因素的结果而减小SRAM存储单元的操作裕度(margin)的问题。因此，必须执行各种手段以便在低电压处维持恒定的操作裕度。

图24A和图24B示出作为本发明的前提的半导体装置，在其中图24A是半导体装置的静态存储器模块的主要部分的操作示例和配置的示意图，并且图24B是与图24A中示出的示例不同的操作示例和配置的示意图。图24A和图24B中示出的静态存储器模块包括存储器阵列MARY、字驱动器块WLD以及写辅助电路WAST'。在MARY中，设置有由WLD驱动并且在X轴方向上延伸的字线WL、由WL选择的存储单元(SRAM存储单元)MC以及由WAST'驱动的存储单元电源线。存储单元电源线在Y轴方向上延伸并且将存储单元电源电压ARVDD供应给特定的MC。WAST'具有用于在写操作中降低所选的存储单元MC的ARVDD持续预定时间的功能。以这种方式，信息保持能力(锁存能力)被降低，即，静态噪声裕度(SNM)被降低。结果，特定的MC可以被容易地重写(写裕度增大)。

这里，图24A中示出的MARY具有在横向上较长的形状，在其中Y轴方向(存储单元电源线(ARVDD)的延伸方向或未示出的位线的延伸方向)为纵向方向，并且X轴方向(WL的延伸方向)为横向方向。图24B中示出的MARY具有在纵向上较长的形状，不同于图24A的情况。例如，假设WAST'被设计成关于图24A中示出的MARY在最佳条件处降低ARVDD的电压电平。在该情况下，在特定的WAST'被应用于图24B中示出的MARY时，MARY的存储单元电源线(ARVDD)的负载在图24B中比在图24A中大。因此，ARVDD的电压电平到达期望的电平会花费时间。在这个时候，所选的MC具有相对高的信息保持能力(锁存能力)，即，大的SNM。结果，特定的MC可能不被容易地写。换句话说，可能降低写裕度。