[发明专利]静态随机存取存储器及其制造方法

说明书

在制造SRAM的方法中，第一伪图案形成在衬底上方，第一至第三掩模层形成在衬底上。中间伪图案形成在第一伪图案的侧壁上。去除第一伪图案，从而留下中间伪图案。通过使用中间伪图案来图案化第三掩模层，由此图案化第二掩模层，从而形成第二伪图案。侧壁间隔件层形成在第二伪图案的侧壁上。去除第二伪图案，从而留下侧壁间隔件层以作为衬底上方的硬掩模图案，由此图案化第一掩模层。通过使用图案化的第一掩模层来图案化衬底。多个SRAM单元的每一个都被单元边界限定，在该单元边界内，仅包括两个第一伪图案。本发明的实施例还提供了一种静态随机存取存储器及其制造方法。

技术领域

本发明涉及半导体器件，并且更具体地涉及具有场效应晶体管(FET) 器件的半导体SRAM(静态随机存取存储器)器件，以及其制造工艺。

背景技术

随着半导体工业在追求更高的器件密度、更高的性能、更低功耗和更低的成本的过程中进入纳米技术工艺节点，来自制造和设计问题的挑战已经引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。在FinFET 器件中，有可能使用附加的侧壁并且用于抑制短沟道效应。

发明内容

本发明的实施例提供了一种制造包括多个静态随机存取存储器 (SRAM)单元的静态随机存取存储器的方法，所述方法包括：在衬底上方形成第一伪图案，第一掩模层、第二掩模层和第三掩模层顺序形成在所述衬底上；在所述第一伪图案的侧壁上形成中间伪图案，以填充所述第一伪图案之间的间隔；去除所述第一伪图案，从而留下位于所述衬底的第三掩模层上方的中间伪图案；通过使用所述中间伪图案来图案化所述第三掩模层；通过使用图案化的第三掩模层来图案化所述第二掩模层，从而形成第二伪图案；在所述第二伪图案的侧壁上形成侧壁间隔件层；去除所述第二伪图案，从而留下所述侧壁间隔件层以作为所述衬底上方的硬掩模图案；通过使用所述硬掩模图案作为蚀刻掩模来图案化所述第一掩模层；以及通过使用图案化的第一掩模层作为蚀刻掩模来图案化所述衬底，其中：所述多个静态随机存取存储器单元的每一个都被单元边界限定，并且在所述单元边界内，仅包括两个第一伪图案。

本发明的实施例还提供了一种制造包括多个静态随机存取存储器 (SRAM)单元的静态随机存取存储器的方法，其中：所述多个静态随机存取存储器单元的每一个都被单元边界限定，所述单元边界具有在第一方向上延伸的底侧、在所述第一方向上延伸并且与所述底侧相对的顶侧、在与所述第一方向交叉的第二方向上延伸的左侧以及在所述第二方向上延伸并且与所述左侧相对的右侧，所述多个静态随机存取存储器单元的每一个都包括：第一鳍结构，在所述第二方向上从第一侧延伸至第二侧；第二鳍结构，在所述第二方向上从所述第一侧向所述第二侧延伸，所述第二鳍结构在所述第二方向上比所述第一鳍结构短；第三鳍结构，在所述第二方向上从所述第二侧向所述第一侧延伸，所述第三鳍结构在所述第二方向上比所述第一鳍结构短；以及第四鳍结构，在所述第二方向上从所述第一侧延伸至所述第二侧，所述方法包括通过使用形成在衬底上的硬掩模来图案化所述衬底，其中，通过使用第一硬掩模图案来图案化所述衬底，从而形成所述第一鳍结构至所述第四鳍结构，通过如下操作形成所述第一硬掩模图案：在所述衬底上形成第一伪图案；在所述第一伪图案上方形成第一材料的毯式层；蚀刻所述第一材料的毯式层，从而在所述第一伪图案的侧壁上形成第一掩模图案；和去除所述第一伪图案，从而留下所述第一硬掩模图案，通过如下操作形成所述第一伪图案：在所述衬底上形成第二伪图案，第一掩模层、第二掩模层和第三掩模层顺序形成在所述衬底上；在所述第二伪图案上方形成第二材料的毯式层；蚀刻所述第二材料的毯式层，从而在所述第二伪图案的侧壁上和所述第二伪图案之间形成中间伪图案；去除所述第二伪图案，从而留下所述中间伪图案；通过使用所述中间伪图案作为蚀刻掩模来图案化所述第三掩模层；和通过使用图案化的第三掩模层作为蚀刻掩模来图案化所述第二掩模层，从而形成所述第一伪图案，以及在一个随机存取存储器单元的单元边界内，仅包括两个第二伪图案。