[发明专利]一种像素结构及液晶显示装置

说明书

本发明提供一种像素结构及液晶显示装置。本发明的像素结构及液晶显示装置将位于主区的第一存储电容与第一液晶电容的比值以及位于子区的第二存储电容与第二液晶电容的比值设定在1.0‑1.5之间，从而减小液晶显示装置的响应时间，进而提高液晶显示装置的显示质量。

技术领域

本发明涉及显示面板技术领域，特别是涉及一种像素结构及液晶显示装置。

背景技术

随着液晶显示器的迅速发展，人们对液晶显示器的性能要求越来越高。其中，响应时间为衡量液晶显示器性能的一个重要指标。

响应时间是指液晶显示器各像素点对输入信号反应的速度，此值越小，液晶显示器的性能越优。如果响应时间过长，液晶显示器在显示动态图像时，就会有尾影拖曳的现象，从而造成画面质量较差。

故，有必要提供一种像素结构及液晶显示装置，以解决现有技术所存在的问题。

发明内容

本发明实施例提供一种像素结构及液晶显示装置，以解决现有的液晶显示面器由于响应时间较长，从而影响液晶显示面器的显示质量的技术问题。

本发明提供一种像素结构，其包括：

多条扫描线、多条数据线以及所述扫描线与数据线限定的多个像素单元，每个所述像素单元包括主区以及子区；

所述主区包括第一薄膜晶体管、第一存储电容以及第一液晶电容，所述第一薄膜晶体管的栅极与相应的所述扫描线连接，所述第一薄膜晶体管的源极与相应的所述数据线连接，所述第一薄膜晶体管的漏极与所述第一存储电容以及所述第一液晶电容连接；

所述子区包括第二薄膜晶体管、第二存储电容以及第二液晶电容，所述第二薄膜晶体管的栅极与相应的所述扫描线连接，所述第二薄膜晶体管的源极与相应的所述数据线连接，所述第二薄膜晶体管的漏极与所述第二存储电容以及所述第二液晶电容连接；其中，

所述第一存储电容与所述第一液晶电容的比值以及所述第二存储电容与所述第一液晶电容的比值均介于1.0-1.5之间。

在本发明的像素结构中，所述像素结构还包括公共线，所述子区还包括第三薄膜晶体管，所述第三薄膜晶体管的栅极与相应的所述扫描线连接，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接，所述第三薄膜晶体管的漏极与所述公共线连接，其中，所述第三薄膜晶体管的导电沟道的长宽比值介于3.0-4.0之间。

在本发明的像素结构中，所述像素结构还包括公共电极，所述主区包括主区像素电极，所述主区像素电极与所述公共电极相互正对以形成所述第一液晶电容，所述主区像素电极与所述公共线相互正对以形成所述第一存储电容。

在本发明的像素结构中，所述子区包括子区像素电极，所述子区像素电极与所述公共电极相互正对以形成所述第二液晶电容，所述子区像素电极与所述公共线相互正对以形成所述第二存储电容。

在本发明的像素结构中，所述像素单元为红色像素单元、绿色像素单元或蓝色像素单元。

本发明还提供一种液晶显示装置，包括像素结构，所述像素结构包括：

多条扫描线、多条数据线以及所述扫描线与数据线限定的多个像素单元，每个所述像素单元包括主区以及子区；

所述主区包括第一薄膜晶体管、第一存储电容以及第一液晶电容，所述第一薄膜晶体管的栅极与相应的所述扫描线连接，所述第一薄膜晶体管的源极与相应的所述数据线连接，所述第一薄膜晶体管的漏极与所述第一存储电容以及所述第一液晶电容连接；

所述子区包括第二薄膜晶体管、第二存储电容以及第二液晶电容，所述第二薄膜晶体管的栅极与相应的所述扫描线连接，所述第二薄膜晶体管的源极与相应的所述数据线连接，所述第二薄膜晶体管的漏极与所述第二存储电容以及所述第二液晶电容连接；其中，