[发明专利]封装基板及其制作工艺、半导体元件封装结构及制作工艺

说明书

本发明公开一种封装基板及半导体元件的封装结构。封装基板包括介电层以及第一导电层。介电层具有上表面以及下表面。第一导电层内埋于介电层中，并位于介电层的上表面与介电层的下表面之间，第一导电层具有一第一表面，第一表面平行于介电层的上表面。第一导电层具有至少一凹穴，凹穴位于第一导电层的部分第一表面处，以使凹穴的侧壁被第一导电层以及介电层限制，第一导电层其余的第一表面完全曝露于介电层的上表面。

本申请是申请日为2012年10月19日且发明名称为“封装基板及其制作工艺、半导体元件封装结构及制作工艺”的中国发明专利申请201210401532.7的分案申请。

技术领域

本发明涉及一种封装结构及制作工艺，且特别是涉及一种封装基板、封装基板制作工艺、半导体元件的封装结构及其制作工艺。

背景技术

随着电子产品的普遍应用于日常生活中，半导体元件需求量与日遽增。由于半导体元件走向轻薄化的设计，当半导体元件尺寸缩小时，I/O脚数不减反增，使得线路间距与线路宽度缩小化，并朝微小间距(fine pitch)的设计发展，例如50μm间距，甚至35μm以下间距。

然而，在半导体元件倒装组装于封装基板的过程中，常会因焊锡高温回焊，而使两相邻的导电凸块间发生桥接(bridging)短路的现象。此外，焊锡因无防焊层覆盖在线路层上，以限制其流动，使得焊锡高温回焊时，容易沿着线路层向外扩散(overspreading)，造成倒装后的半导体元件与封装基板间的高度减少，且因高度减少而难以将底胶层填入于半导体元件与封装基板之间，造成封装的可靠度下降等问题。

发明内容

本发明的目的在于提供一种封装基板、封装基板制作工艺、半导体元件的封装结构及其制作工艺，可在符合微小间距的设计下，提高半导体元件的封装可靠度。

为达上述目的，根据本发明的一方面，提出一种封装基板，包括一介电层、一第一导电层以及一第二导电层。介电层具有一上表面以及一下表面。第一导电层内埋于介电层中，并显露一第一表面于上表面。第一表面切齐上表面或内凹于上表面。第二导电层内埋于介电层中与第一导电层接触，并显露一第二表面于下表面。第二表面切齐于下表面或内凹于下表面。

根据本发明的另一方面，提出一种封装基板制作工艺，包括下列步骤。提供一导电基板。形成一第一光致抗蚀剂层于导电基板上，第一光致抗蚀剂层经图案化而形成多个第一开口，以显露出部分导电基板。形成一第一导电层于此些第一开口中。形成一第二光致抗蚀剂层于第一光致抗蚀剂层以及第一导电层上，第二光致抗蚀剂层经图案化而形成多个第二开口，以显露出部分第一导电层。形成一第二导电层于此些第二开口中，并与第一导电层接触。移除第一及第二光致抗蚀剂层。形成一介电层于导电基板上，介电层覆盖第一导电层、第二导电层以及部分导电基板。移除部分介电层，以显露出第二导电层的一表面于介电层的下表面，第二导电层的表面切齐于介电层的下表面。形成一第三光致抗蚀剂层于导电基板以及介电层上，第三光致抗蚀剂层经图案化而形成一第三开口，以显露出部分导电基板。移除部分导电基板，以形成一第四开口，并显露第一导电层的一表面与介电层的上表面于第四开口中，第一导电层的表面切齐于介电层的上表面。移除第三光致抗蚀剂层。形成一第四光致抗蚀剂层于导电基板、介电层、第一导电层以及第二导电层上，第四光致抗蚀剂层经图案化而形成一第五开口，以显露出第一导电层的部分表面。形成一接合垫于第五开口中。移除第四光致抗蚀剂层。此外，还可形成一焊接层于第二导电层上，焊接层覆盖第二导电层的表面。

根据本发明的另一方面，提出一种半导体元件的封装结构，包括一封装基板、一半导体元件、一底胶层以及一封胶层。封装基板包括一介电层、一第一导电层以及一第二导电层。介电层具有一上表面以及一下表面。第一导电层内埋于介电层中，并显露一第一表面于上表面。第一表面切齐上表面或内凹于上表面。第二导电层内埋于介电层中与第一导电层接触，并显露一第二表面于下表面。第二表面切齐于下表面或内凹于下表面。半导体元件配置于封装基板上，半导体元件具有一导电凸块。导电凸块支撑于半导体元件与封装基板之间。