[发明专利]一种折叠率为3的折叠内插型模数转换器及其纠错方法

权利要求书

1.一种折叠率为3的折叠内插型模数转换器，该折叠内插型模数转换器包括依信号流依次连接的电阻参考网络，折叠放大电路，比较器阵列，数据同步单元，纠错逻辑电路和二进制编码电路，所述折叠放大电路包括依信号流依次连接的第0级预放大电路，第1级折叠率为3的折叠内插电路，……，以及第M级折叠率为3的折叠内插电路，其中M为自然数，所述比较器阵列包含有多个并行连接的量化比较器，所述第1至第M级折叠率为3的折叠内插电路分别连接一个及以上的量化比较器，其特征在于，

所述比较器阵列还包含有M个冗余比较器，所述第1至第M级折叠率为3的折叠内插电路分别连接一个冗余比较器，连接于每一级折叠率为3的折叠内插电路的冗余比较器产生冗余信息，连接于每一级折叠率为3的折叠内插电路的量化比较器产生量化信息，所述数据同步单元用于对所述比较器阵列输出的量化信息和冗余信息进行时钟延时数据同步，所述纠错逻辑电路用于利用同步后的最后一级的冗余信息和量化信息，逐级地向上一级进行纠错校正。

2.根据权利要求1所述的折叠率为3的折叠内插型模数转换器，其特征在于，在所述折叠放大电路中，

所述第0级预放大电路包括预放大器阵列和电阻插值平均网络，该预放大器阵列将接收自外部的输入信号与来自所述电阻参考网络的参考电压之间的差值进行放大后送入该电阻插值平均网络，该电阻插值平均网络对该放大后的差值进行插值平均处理后，将得到的预放大曲线送入第1级折叠率为3的折叠内插电路和所述比较器阵列中连接于该电阻插值平均网络的量化比较器；

所述第1～M级折叠率为3的折叠内插电路的每一级电路均包括预放大器阵列、折叠率为3的折叠电路和内插率为3的内插网络，预放大器阵列接收上一级电路的输出信号，对其进行放大，补偿前级折叠电路和内插网络对电路信号带来的幅度降低，将得到的折叠曲线输入到该级折叠率为3的折叠电路中；折叠率为3的折叠电路将每三组折叠曲线折叠成一条折叠率为原来3倍的折叠曲线，曲线数目减少为原来的1/3，然后进入内插率为3的内插网络，使曲线数目重新和之前数目一致，从而产生下一级折叠率为3的折叠内插电路所需要的折叠曲线，并且内插率为3的内插网络产生的折叠曲线中的若干条会同时送入所述比较器阵列中连接于该级电路的量化比较器及冗余比较器。

3.根据权利要求2所述的折叠率为3的折叠内插型模数转换器，其特征在于，所述比较器阵列，包括多个量化比较器和M个冗余比较器，接收所述折叠放大电路输出的折叠曲线，判断折叠曲线的电平是否大于0，如果是，则向数据同步单元输出状态为1；否则，向数据同步单元输出状态为0。

4.根据权利要求3所述的折叠率为3的折叠内插型模数转换器，其特征在于，所述比较器阵列输出状态为0或1，采用循环温度计编码的编码方式，当某一级有3个比较器时，状态为000、001、011、111、110、100共6种状态；当某一级有2个比较器时，状态为00、01、11共3种状态。

5.根据权利要求4所述的折叠率为3的折叠内插型模数转换器，其特征在于，某一级3个比较器的状态变化为000→001→011和111→110→100，默认三进制中的中间状态001和110不会产生错码。

6.根据权利要求5所述的折叠率为3的折叠内插型模数转换器，其特征在于，第N+i级状态变化3次，第N级状态变化1次；当第N+1级的状态为000或001或011时，第N级的正确状态为000、011、110其中之一；当N+1级的状态为111或110或100时，第N级的正确状态为001、111、100其中之一。

7.根据权利要求4所述的折叠率为3的折叠内插型模数转换器，其特征在于，当第N+1级的状态为000或011时，第N级错误状态为001、111、100其中之一；当第N+1级的状态为111或100时，第N级错误状态为000、011、110其中之一。