[发明专利]一种功率器件栅极侧墙制备方法

说明书

技术领域

本发明涉及半导体器件制备技术领域，特别是涉及一种功率器件栅极侧墙制备方法。

背景技术

功率器件多晶硅栅极的绝缘层侧墙的材料种类及厚度与器件漏电存在密切联系。在平面栅功率器件(如IGBT、VDMOS等)的制程中，多晶硅栅极刻蚀后，一般会采用沉积或其它方式，在晶圆表面及多晶硅栅极侧壁形成一定厚度的绝缘层。该多晶硅栅极侧壁的绝缘层称之为栅极侧墙。接下来，需进行整面刻蚀来去除掉多晶硅栅极之间晶圆表面的绝缘层，打开接触电极的窗口。但是，此工艺方法会损耗绝缘侧墙的厚度，从而增加器件的漏电。

为了解决这一问题，现有技术中的一种解决方案中，通过在打开接触电极窗口前，增加一道光刻工艺，可使绝缘侧墙免遭刻蚀。但该工艺方案也带来一个新的问题，即：光刻对准精度问题会影响左右的对称性，从而劣化器件性能。

在另一种解决方案中，通过采用SiN作为多晶硅栅极侧墙，来保护栅极从而减小栅极漏电。但实际中SiN侧墙在刻蚀的过程中也会有损耗，导致对栅极漏电的抑制效果变差。

发明内容

本发明的目的是提供一种功率器件栅极侧墙制备方法，保护功率器件多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。

为解决上述技术问题，本发明实施例提供了一种功率器件栅极侧墙制备方法，包括：

步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；

步骤2，在所述绝缘层上沉积绝缘保护层；

步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；

步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。

其中，所述绝缘层为SiN层、SiON层或SiO₂层。

其中，所述绝缘层的厚度为100nm～1000nm。

其中，所述绝缘保护层为SiN层、SiON层或SiO₂层。

其中，所述绝缘保护层的厚度为50nm～2000nm。

其中，所述绝缘保护层为PECVD、LPCVD或HPCVD沉积的绝缘保护层。

其中，所述功率器件主体为IGBT器件主体或VDMOS器件主体。

本发明实施例所提供的功率器件栅极侧墙制备方法，与现有技术相比，具有以下优点：

本发明实施例提供的功率器件栅极侧墙制备方法，包括：

步骤1，在完成功率器件主体的多晶硅栅极刻蚀后，在所述功率器件主体的表面以及多晶硅栅极侧壁设置预定厚度的绝缘层；

步骤2，在所述绝缘层上沉积绝缘保护层；

步骤3，整面干法刻蚀所述绝缘保护层，将所述多晶硅栅极上方以及所述多晶硅栅极之间的所述绝缘保护层刻蚀干净；

步骤4，整面干法刻蚀所述多晶硅栅极之间的所述绝缘层。

所述功率器件栅极侧墙制备方法，通过在功率器件主体的栅极绝缘侧墙外侧沉积一层绝缘保护层，在干法刻蚀过程中，保护功率器件主体的多晶硅栅极的绝缘侧墙免受损失，使其保留较厚的厚度，从而改善器件的漏电特性，提高产品可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的功率器件栅极侧墙制备方法的一种具体实施方式的步骤流程示意图；

图2为采用本发明实施例提供的功率器件栅极侧墙制备方法制备的功率器件的一种具体实施方式的结构示意图；

图3为采用本发明实施例提供的功率器件栅极侧墙制备方法的第一步之后的功率器件的结构示意图；

图4为采用本发明实施例提供的功率器件栅极侧墙制备方法的第二步之后的功率器件的结构示意图；

图5为采用本发明实施例提供的功率器件栅极侧墙制备方法的第三步之后的功率器件的结构示意图；

图6、7、8为采用本发明实施例提供的功率器件栅极侧墙制备方法的第四步之后的功率器件三种具体实施方式的结构示意图。

具体实施方式