[发明专利]一种无基板半导体封装制造方法

说明书

一种无基板半导体封装制造方法，提供金属基板，在金属基板上形成图案，图案包含封装焊垫区、导电联机区与晶粒置放区。半导体晶粒置放于晶粒置放区，然后进行注入封装胶步骤，固化封装胶后，移除金属基板的背面，一直到图案的底部露出。

技术领域

本发明涉及一种半导体封装方法，尤其涉及一种无基板的半导体封装方法。

背景技术

请参考图1，图1揭示传统半导体封装，其具有晶粒20，晶粒20通过黏胶30附着于基板10之上，晶粒以传统打线方式(Wire bonding)或以覆晶方式(Flip chip)(图中未示)与基板10上的导电线路连接，而后通过基板10上的导电通孔40电性连接至封装焊垫50。此种传统的封装方式，不管是以打线方式或覆晶方式置放晶粒，其最后封装的厚度H1都太厚，不利于微型化的电子产品。以图1为例，最后封装厚度H1等于基板10本身的厚度H2加上封装胶厚度H3。因应微型化电子产品的需求，有必要使封装后半导体产品的厚度减小。

发明内容

本发明揭露一种无基板半导体封装的制造方法，其方法为提供金属基板，金属基板具有厚度、第一表面与第二表面。形成第一图案在金属基板的第一表面上，其中第一图案具有图案厚度，且第一图案包含晶粒置放区、导电联机区以及封装焊接区。置放半导体晶粒于晶粒置放区上，形成封胶层在金属基板的第一表面、第一图案以及半导体晶粒上，其中封胶层填满第一图案与半导体晶粒间的间隙。之后移除该金属基板的第二表面，以薄化金属基板，使第一图案的底部暴露出来。

另一种方式是形成第一图案的同时，形成第二图案在金属基板的第一表面上，其中该第二图案具有该图案厚度。移除该金属基板的第二表面时，同时使第一图案与第二图案的底部暴露出来，其中第一图案与第二图案电性绝缘。图案厚度与原金属基板厚度比为1/5～1/10，第一图案与第二图案的总表面积与金属基板的表面积比大于30％。

当一种情况为当第一图案的底部暴露出来时，导电联机区、封装焊接区与晶粒置放区电性连接，而半导体晶粒以覆晶方式置于晶粒置放区上，且半导体晶粒的接合垫电性连接晶粒置放区。另一种情况是当第一图案的底部暴露出来时，导电联机区与封装焊接区电性连接，但晶粒置放区与导电联机区电性绝缘，半导体晶粒的接合垫以打线方式电性连接至导线连接区。

移除金属基板的第二表面的方法以研磨方式或蚀刻方式。而金属基板的材料包含，铜、铝、银或镍。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

图1为传统半导体封装方法的示意图；

图2为本发明实施例的金属基板图案俯视图；

图3A为本发明金属基板侧视图；

图3B为本发明图2沿X-X图案化金属基板剖面图；

图3C为本发明置放晶粒后剖面图；

图3D为本发明封胶后剖面图；

图3E为本发明薄化金属基板剖面图；

图3F为本发明无基板封装剖面图；

图4为本发明另一实施例的金属基板图案俯视图；

图5为本发明另一实施例的金属基板图案俯视图；

图6A为本发明另一实施例金属基板侧面图；

图6B为本发明图5沿Y-Y图案化金属基板侧视图；

图6C为本发明另一实施例置放晶粒后剖面图；

图6D为本发明另一实施例封胶后剖面图；

图6E为本发明另一实施例薄化金属基板剖面图；