[发明专利]具有公共时钟的环形网络拓扑结构

权利要求书

1.一种具有公共时钟的环形网络拓扑结构，其特征在于：它包括中央控制器和多个子节点，中央控制器作为主节点和多个子节点内均设置有FPGA、第一收发模块和第二收发模块；FPGA与其对应的第一收发模块和第二收发模块电连接；第一收发模块作为时钟信号收发接口，第二收发模块作为数据信号收发接口；多个第一收发模块依次连接形成时钟环网；时钟环网为整个网络传输公共时钟，公共时钟由主节点发出，每个子节点接收到时钟的同时，将其发送到下一个节点；多个第二收发模块依次连接形成数据信号环网；数据信号环网用来传输串行数据信号，主节点发出数据信号，数据信号将以公共时钟信号为参考时钟；每一个子节点以公共时钟为参考接收数据信号的同时，将其发送到下一个节点；子节点向主节点反馈数据帧，反馈的数据帧包括本节点的各种状态、电压电流采样值；子节点和主节点使用公共的时钟信号；子节点在进行工作状态切换时可对发送到下一个节点的数据源进行无缝切换。

2.根据权利要求1所述的具有公共时钟的环形网络拓扑结构，其特征在于第一收发模块和第二收发模块使用金属传输介质或光纤传输介质。

3.根据权利要求1所述的具有公共时钟的环形网络拓扑结构，其特征在于所述公共时钟最后终止于主节点的第一收发模块的时钟信号接收引脚；时钟环网中每个节点的数据信号收发速率由主节点发出的公共时钟频率决定。

4.根据权利要求1所述的具有公共时钟的环形网络拓扑结构，其特征在于数据信号环网中的数据信号是按照4B/5B编码格式进行编码的，数据信号中包含数据和命令；4B/5B逻辑编码对0-F这16个半字节数据进行编码，每一个半字节数据对应一个5bit的编码；另外对0-F这16个命令进行编码，每一个命令对应一个10bit的编码；通过4B/5B编码，使串行序列中的数据和命令可通过逻辑判断识别出来。

5.根据权利要求4所述的具有公共时钟的环形网络拓扑结构，其特征在于所述的主节点发送数据帧给所有子节点，子节点内部时钟信号和数据信号延迟小，各个子节点收到主节点的数据帧后，对数据帧进行解读，执行相应的操作。

6.根据权利要求4所述的具有公共时钟的环形网络拓扑结构，其特征在于所述数据信号环网中主节点和每个子节点选择公共时钟信号的上升沿进行数据信号发送，选择公共时钟信号的下降沿进行数据信号接收读取；子节点接收到公共时钟信号时，通过端口直连将其发送出去；每个子节点接收到的数据信号和公共时钟信号的相位关系是相同的。

7.根据权利要求1所述的具有公共时钟的环形网络拓扑结构，其特征在于数据信号环网的工作状态由主节点指挥调度，主节点根据需要发起一次请求，该请求是要求子节点执行某一项操作或要求子节点回传本地采样数据；数据信号环网在主节点的统一调度下，在主节点发送和主节点接收两种状态之间进行切换；当主节点有发送数据帧的需求时，主节点将数据帧发送到所有子节点，子节点根据数据帧进行相应的操作或反馈；当主节点没有发送数据帧的需求时，主节点向所有子节点发送空闲命令，子节点接收到空闲命令不会有任何响应。

8.根据权利要求7所述的具有公共时钟的环形网络拓扑结构，其特征在于子节点接收到主节点请求反馈采样数据的数据帧之后，子节点开始准备进行数据源切换，将发送到下一个节点的数据切换为本地数据源；数据源切换之前，子节点开始检测上一个节点发来的数据信号；当检测到一个完整的10bit数据或10bit命令时，就在下一个时钟沿对数据源进行无缝切换。