[发明专利]具有公共时钟的环形网络拓扑结构

说明书

本发明提供了一种具有公共时钟的环形网络拓扑结构，其特征在于：它包括中央控制器和多个子节点，中央控制器作为主节点和多个子节点内均设置有FPGA、第一收发模块和第二收发模块；FPGA与其对应的第一收发模块和第二收发模块电连接；第一收发模块作为时钟信号收发接口，第二收发模块作为数据信号收发接口；多个第一收发模块依次连接形成时钟环网；时钟环网为整个网络传输公共时钟，公共时钟由主节点发出，每个子节点接收到时钟的同时，将其发送到下一下节点；多个第二收发模块依次连接形成数据信号环网；数据信号环网用来传输串行数据信号。本发明大幅节省了网络通信时间，提高了环网通信的效率。

技术领域

本发明属于高速环网通信技术，具体涉及一种具有公共时钟的环形网络拓扑结构。

背景技术

分布式控制技术是实现大容量电力电子系统模块化与标准化的重要基础，而高速光纤环网通信技术是实现分布式控制的重要技术手段。现代数字通信中，既可以使用传统金属介质，也可以使用光纤介质。光纤通信具有抗干扰能力强的优点，可以在各种复杂电磁环境下稳定可靠工作，同时光纤通信具有通信速率高的优点，使用光纤通信可以使通信速率达到上百Mbps。环网结构具有灵活性高、组网方便的特点。将环网通信技术应用到电力电子装置的分布式控制系统中，是未来大容量电力电子装置的发展趋势。

传统的工业控制中为了搭建通信网络，通常采用串口通信、SPI总线、CAN网络和以太网通信等，这些通信方式通信速率不高、实时性不够强，其中还有一些不适合构建环形网络。近年来，美国CPES研究人员开始采用一种HOTLink点对点通信技术来构建环形网络。已经有芯片厂家研制了采用这种技术的专用通信芯片，研究人员采用这种芯片构建了电力电子通信网络，并设计了网络通信协议PESNET。

然而基于专用通信芯片的环形通信网络存在一些不足，首先是专用通信芯片价格昂贵，在节点数目比较多的环网中，因为专用芯片使用数量较大，造成控制系统成本居高不下。第二点是专用通信芯片引脚比较多，编程配置比较复杂，也一定程度上也影响了环网通信技术的大范围推广应用。第三点是环网中的任意两个不相邻的节点不能实现直接点对点通信，而只能依靠其他节点的转发，而且串行数据在专用芯片中延时较长，造成网络通信消耗的时间较长。

发明内容

本发明的目的就是针对现有技术的缺陷，提供一种具有公共时钟的环形网络拓扑结构，大幅节省了网络通信时间，提高了环网通信的效率。

本发明提供了一种具有公共时钟的环形网络拓扑结构，其特征在于：它包括中央控制器和多个子节点，中央控制器作为主节点和多个子节点内均设置有FPGA、第一收发模块和第二收发模块；FPGA与其对应的第一收发模块和第二收发模块电连接；第一收发模块作为时钟信号收发接口，第二收发模块作为数据信号收发接口；多个第一收发模块依次连接形成时钟环网；时钟环网为整个网络传输公共时钟，公共时钟由主节点发出，每个子节点接收到时钟的同时，将其发送到下一下节点；多个第二收发模块依次连接形成数据信号环网；数据信号环网用来传输串行数据信号，主节点发出数据信号，数据信号将以公共时钟信号为参考时钟；每一个子节点以公共时钟为参考接收数据信号的同时，将其发送到下一个节点。

所述第一收发模块和第二收发模块使用金属传输介质或光纤传输介质。

所述公共时钟最后终止于主节点的第一收发模块的时钟信号接收引脚；时钟环网中每个节点的数据信号收发速率由主节点发出的公共时钟频率决定。

所述数据信号环网中的数据信号是按照4B/5B编码格式进行编码的，数据信号中包含数据和命令；4B/5B逻辑编码对0-F这16个半字节数据进行编码，每一个半字节数据对应一个5bit的编码；另外对0-F这16个命令进行编码，每一个命令对应一个10bit的编码。通过4B/5B编码，使串行序列中的数据和命令可通过逻辑判断识别出来。

所述的主节点发送数据帧给所有子节点，子节点内部时钟信号和数据信号延迟小，各个子节点收到主节点的数据帧后，对数据帧进行解读，执行相应的操作。