[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，方法包括：形成基底，包括衬底、位于衬底上的栅极结构、位于栅极结构两侧基底内的源漏掺杂区、以及位于基底上且覆盖栅极结构顶部的层间介质层；在栅极结构两侧层间介质层内形成露出源漏掺杂区的第一接触开口；对第一接触开口露出的源漏掺杂区进行预非晶化处理形成非晶层；对靠近源漏掺杂区的部分非晶层进行再结晶处理；在第一接触开口底部形成金属硅化物层；在第一接触开口内形成第一接触孔插塞。本发明通过再结晶处理，修复预非晶化处理的射程末端的缺陷，从而提高金属硅化物层的质量以及质量均一性，且可避免源漏掺杂区与体区发生导通的问题，减小体区漏电流。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，器件关键尺寸是不断变小，相应出现了很多问题。如接触孔插塞与源漏掺杂区之间接触电阻的增加，从而导致半导体器件的响应速度降低，信号出现延迟，驱动电流减小，进而导致半导体器件的性能退化。

为了降低接触孔插塞与源漏掺杂区的接触电阻，引入了金属硅化物工艺，所述金属硅化物具有较低的电阻率，可以显著减小接触电阻，从而提高驱动电流。

随着器件关键尺寸的不断变小，采用金属硅化物工艺后，接触电阻已难以满足工艺需求，因此目前引入了预非晶化(Pre-amorphization Implant，PAI)工艺；通过对源漏掺杂区进行预非晶化工艺，以降低所述源漏掺杂区和沟道区的肖特基势垒高度(SchottkyBarrier Height，SBH)，从而减小接触电阻，进而提高驱动电流。

但是，采用预非晶化工艺后，容易导致所形成半导体结构的电学性能和良率下降。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能和良率。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：形成基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧基底内的源漏掺杂区、以及位于所述基底上且覆盖所述栅极结构顶部的层间介质层；在所述栅极结构两侧的层间介质层内形成露出所述源漏掺杂区的第一接触开口；对所述第一接触开口露出的所述源漏掺杂区进行预非晶化处理，在所述第一接触开口底部形成非晶层；对靠近所述源漏掺杂区的部分所述非晶层进行再结晶处理；再结晶处理后，在所述第一接触开口的底部形成金属硅化物层；形成所述金属硅化物层后，向所述第一接触开口内填充导电材料，在所述第一接触开口内形成第一接触孔插塞。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构两侧基底内的源漏掺杂区、以及位于所述基底上且覆盖所述栅极结构顶部的层间介质层；第一接触开口，位于所述栅极结构两侧的层间介质层内且露出所述源漏掺杂区；非晶层，位于所述第一接触开口底部；其中，所述源漏掺杂区靠近所述非晶层的部分厚度通过再结晶处理所形成。

与现有技术相比，本发明的技术方案具有以下优点：

本发明对第一接触开口露出的源漏掺杂区进行预非晶化处理，在所述第一接触开口底部形成非晶层后，对靠近所述源漏掺杂区的部分所述非晶层进行再结晶处理；通过所述再结晶处理，自所述非晶层底部与所述源漏掺杂区的交界处，沿所述预非晶化处理的射程末端(End Of Range，EOR)至所述非晶层顶部的方向开始重新结晶，并在重新结晶的过程中修复所述射程末端的缺陷；从而可以提高金属硅化物层的形成质量以及质量均一性，且可以减小金属硅化物层形成过程中的金属原子经所述源漏掺杂区和衬底体区(bulk)之间的PN结扩散至体区的可能性，避免所述源漏掺杂区与体区发生导通的问题，相应可以减小所形成半导体结构的体区漏电流(bulk leakage)，进而提高半导体结构的电学性能和良率。